[实用新型]基于FPGA的存储数字示波器

说明书

技术领域

本实用新型涉及一种示波器，特别涉及一种基于FPGA的存储数字示波器。

背景技术

示波器作为一种常用的电子设备，在电子制造、设计等方面具有广泛的用途，但现有的数字存储示波器，存储量比较小，调取不方便，这是现有技术的不足之处。

发明内容

本实用新型提出一种基于FPGA的存储数字示波器，可以有效提高数字存储示波器的存储量，并且调取方便。

本实用新型采用的技术方案是：基于FPGA的存储数字示波器由通道1、通道2、单片机(8)、FPGA、步进延时电路DS1032(20)和LCD液晶显示触模屏及按钮(21)组成；其中所述通道1由1MΩ输入阻抗匹配(1)、前级信号调理(2)和A/D取样(3)组成；其中所述通道2由1MΩ输入阻抗匹配(5)、前级信号调理(4)、比较模型(7)和A/D取样(6)组成；其中所述FPGA由A/D取样控制及内部触发控制部分、信号调理控制部分、波形显示控制部分、系统总线(17)、等精度测频模块(12)、数据存储模块(13)和步进延时电路控制模块(14)组成；所述A/D取样控制及内部触发控制部分由实时取样控制模块(9)、FPGA产生步进延时(10)和集成电路芯片产生步进延时(11)组成；所述信号调理控制部分由放大控制模块(15)和直流偏置模块(16)级成；所述波形显示控制部分由LCD液晶控制模块(18)和旋钮控制模块(19)组成，本示波器可以存储所测量的波形，存储量大，调取方便。

本实用新型的有益效果是：可以有效提高数字存储示波器的存储量，并且调取方便。

附图说明

图1是本实用新型的结构原理图。

具体实施方式

下面结合附图对本实用新型作更进一步的详细描述。

参见图1，本实用新型涉及一种示波器，特别涉及一种基于FPGA的存储数字示波器，所述基于FPGA的存储数字示波器由通道1、通道2、单片机(8)、FPGA、步进延时电路DS1032(20)和LCD液晶显示触模屏及按钮(21)组成；其中所述通道1由1MΩ输入阻抗匹配(1)、前级信号调理(2)和A/D取样(3)组成；其中所述通道2由1MΩ输入阻抗匹配(5)、前级信号调理(4)、比较模型(7)和A/D取样(6)组成；其中所述FPGA由A/D取样控制及内部触发控制部分、信号调理控制部分、波形显示控制部分、系统总线(17)、等精度测频模块(12)、数据存储模块(13)和步进延时电路控制模块(14)组成；所述A/D取样控制及内部触发控制部分由实时取样控制模块(9)、FPGA产生步进延时(10)和集成电路芯片产生步进延时(11)组成；所述信号调理控制部分由放大控制模块(15)和直流偏置模块(16)级成；所述波形显示控制部分由LCD液晶控制模块(18)和旋钮控制模块(19)组成，本示波器可以存储所测量的波形，存储量大，调取方便。