[实用新型]集成电路系统

说明书

技术领域

本实用新型是有关于一种集成电路系统，尤指一种通过客制化的内存控制单元，以提升内存控制单元的效能、效率以及成本的集成电路系统。

背景技术

一般说来，内存集成电路通常会基于特定工业标准(例如联合电子设备工程会议(Joint Electronic Device Engineering Council，JEDEC))而被设计成独立于应用逻辑集成电路的标准内存集成电路。亦即基于特定工业标准，内存集成电路是被设计成适用于各种不同应用逻辑集成电路的标准内存集成电路，而不是被设计成适用于特定应用逻辑集成电路。

在应用逻辑集成电路中，应用逻辑集成电路需要内存控制器以控制标准内存集成电路与应用逻辑集成电路之间的沟通。因为内存控制器必须和各种不同的标准内存集成电路沟通，所以在应用逻辑集成电路中的内存控制器倾向被设计具有次佳化的效能、效率以及成本，以因应各种不同的标准内存集成电路。

然而，现在业界倾向于提供内存集成电路的确好芯片(known good die)以方便和应用逻辑集成电路整合于特定系统级封装(System in Package，SIP)。因为应用逻辑集成电路仅需和内存集成电路的确好芯片(并不需要因应各种不同的标准内存集成电路)，所以如果应用逻辑集成电路中的内存控制器还是被设计成具有次佳化的效能、效率以及成本，以因应各种不同的标准内存集成电路，则应用逻辑集成电路将不会发挥最大效能。

实用新型内容

本实用新型的一实施例提供一种集成电路系统。该集成电路系统包括应用逻辑集成电路、至少一个内存集成电路及串行信道控制单元。该应用逻辑集成电路包括应用处理单元和内存控制单元。该内存控制单元是耦接于该应用处理单元，该内存控制单元具有总线。该至少一个内存集成电路中的每一个内存集成电路包括第一信道接口、内存阵列及第二信道接口。该第一信道接口是耦接于该内存控制单元；该内存阵列是用以储存数据。该串行信道控制单元是耦接于该第二信道接口，用以输出该数据；其中该总线是客制化以适用于该应用处理单元与该内存集成电路，以及该应用逻辑集成电路、该至少一个内存集成电路与该串行信道控制单元是整合于预定封装。

本实用新型的还一实施例提供一种集成电路系统。该集成电路系统包括应用逻辑集成电路、至少一个内存集成电路及串行信道控制单元。该至少一个内存集成电路中的每一个内存集成电路包括第一信道接口、内存阵列及第二信道接口。该内存阵列是用以储存数据。该串行信道控制单元是耦接于该第二信道接口，用以输出该数据。该应用逻辑集成电路包括应用处理单元和内存控制单元。该内存控制单元是耦接于该应用处理单元与该第一信道接口，其中该内存控制单元具有总线，该内存控制单元是用以支持可变电压、可变频率或可变总线位宽；其中该应用逻辑集成电路、该至少一个内存集成电路与该串行信道控制单元是整合于预定封装

本实用新型的还一实施例提供一种集成电路系统。该集成电路系统包括应用逻辑集成电路、至少一个内存集成电路及串行信道控制单元。该应用逻辑集成电路包括应用处理单元和内存控制单元。该至少一个内存集成电路中的每一个内存集成电路包括第一信道接口、内存阵列及第二信道接口。该内存阵列是用以储存数据。该串行信道控制单元是耦接于该第二信道接口，用以输出该数据。该内存控制单元是耦接于该应用处理单元与该第一信道接口，其中该内存控制单元具有总线，该内存控制单元是用以支持可变电压、可变频率或可变总线位宽；其中该总线是客制化以适用于该应用处理单元与该内存集成电路，以及该应用逻辑集成电路、该至少一个内存集成电路与该串行信道控制单元是整合于预定封装。

本实用新型提供一种集成电路系统。该集成电路系统是利用客制化的内存控制单元，以适用于应用处理单元与内存集成电路。另外，本实用新型中的应用逻辑集成电路、至少一个内存集成电路与串行信道控制单元是整合于预定封装内。因此，本实用新型不仅可缩小该集成电路系统的面积，且因为本实用新型的该内存控制单元可被客制化以因应不同的应用处理单元与内存集成电路，所以具有最佳化的效能、效率以及成本。

附图说明

图1是为本实用新型的一实施例提供一种集成电路系统的示意图。

图2是为说明总线是客制化以适用于应用处理单元与二个内存集成电路的示意图。

图3是为说明二个内存集成电路通过凸点阵列整合成为一颗具有较大容量的内存集成电路的示意图。

图4是为说明层迭封装的示意图。

图5是为说明封装内封装的示意图。

图6是为说明系统级封装的示意图。