[实用新型]一种快速响应写数据的SDRAM控制器

说明书

【技术领域】

本实用新型涉及SOC芯片的设计领域，特别涉及一种快速响应写数据的SDRAM控制器。

【背景技术】

SDARM控制器是SOC芯片中的重要模块，主要负责SOC系统中动态数据的存储。AMBA3AXI总线广泛应用于嵌入SOC芯片中，目前支持AMBA3AXI总线的SDRAM控制器被广泛应用在SOC系统芯片。提高SDRAM总线的数据处理能力是设计SDRAM控制器一个重要指标。

目前的SDRAM控制器的结构，如图1所示，SDRAM包括AXI总线接口、数据缓存区、读写命令队列寄存器、仲裁器、命令/数据处理单元以及SDRAM协议控制器，其中AXI总线接口主要用来将AXI主设备上的读写命令转换成SDRAM控制器内部命令并提交给仲裁器仲裁，同时将数据写入数据缓存区，仲裁后的指令放到读写命令队列寄存器中等待处理。等到数据处理完成后，AXI总线接口向AXI主设备发出传输完成的响应信号，如果是读命令，同时返回读数据给AXI主设备。为了提高SDRAM协议控制器的执行效率，目前的SDRAM控制器普遍支持写数据的缓存功能，并且写命令和读命令根据SDRAM的特性进行仲裁。

但是目前的SDRAM控制器在应用中，要是有多个AXI主设备同时频繁的向SDRAM控制器进行数据读写，其中多个AXI主设备中的一个主设备的写数据可能一直存放于数据缓存区中得不到及时处理，这样会让SDRAM协议控制器往片外的SDRAM外设写数据的时间变得很长，这样该AXI主设备在数据发出很长一段时间后才能收到响应信号，这样会一直处于等待状态，不做进一步的处理，影响了该AXI主设备的执行效率。

【发明内容】

本实用新型要解决的技术问题，在于提供一种快速响应写数据的SDRAM控制器。

本实用新型是这样实现的：一种快速响应写数据的SDRAM控制器，包括AXI总线接口、数据缓存区、读写命令队列寄存器、仲裁器、命令/数据处理单元以及SDRAM协议控制器；还包括地址过滤模块，所述AXI总线接口分别与地址过滤模块、数据缓存区连接；所述地址过滤模块与所述仲裁器连接；所述仲裁器与所述读写命令队列寄存器连接；所述读写命令队列寄存器分别与所述地址过滤模块和所述命令/数据处理单元连接；所述数据缓存区与所述命令/数据处理单元连接；所述命令/数据处理单元与所述SDRAM协议控制器连接。

进一步地，所述地址过滤模块包括至少一地址比较器和至少一读控制器；所述读写命令队列寄存器与所述地址比较器连接；所述地址比较器与所述读控制器连接；所述读控制器与所述仲裁器连接；所述AXI总线接口分别与所述地址比较器和读控制器连接。

本实用新型的优点在于：本实用新型在现有的SDRAM控制器上进行了改进，加入了地址过滤模块，其AXI总线接口分别与地址过滤模块、数据缓存区连接；所述地址过滤模块与所述仲裁器连接；所述仲裁器与所述读写命令队列寄存器连接；所述读写命令队列寄存器分别与所述地址过滤模块和所述命令/数据处理单元连接；所述数据缓存区与所述命令/数据处理单元连接；所述命令/数据处理单元与所述SDRAM协议控制器连接。通过地址过滤模块过滤相同地址的写操作，在保证SDRAM控制器读写数据一致性的情况下，提高了SDRAM控制器写数据的效率。

【附图说明】

图1是现有技术中SDRAM控制器的结构示意图。

图2是本实用新型SDRAM控制器的结构示意图。

图3是本实用新型SDRAM控制器的地址过滤模块的结构示意图。

图4是本实用新型SDRAM控制器的工作原理框图。

【具体实施方式】

请参阅图2所示，本实用新型的一种快速响应写数据的SDRAM控制器，包括AXI总线接口1、数据缓存区2、读写命令队列寄存器3、仲裁器4、命令/数据处理单元5以及SDRAM协议控制器6；还包括地址过滤模块7，所述AXI总线接口1分别与地址过滤模块7、数据缓存区2连接；所述地址过滤模块7与所述仲裁器4连接；所述仲裁器4与所述读写命令队列寄存器3连接；所述读写命令队列寄存器3分别与所述地址过滤模块7和所述命令/数据处理单元5连接；所述数据缓存区2与所述命令/数据处理单元5连接；所述命令/数据处理单元5与所述SDRAM协议控制器6连接。