[发明专利]降低运动补偿和显示刷新中的功耗的DRAM压缩方案

说明书

技术领域

本申请涉及降低运动补偿和显示刷新中的功耗的DRAM压缩方案。

背景技术

某些移动设备能够回放来自各种源的视频。典型的移动设备视频回放方案可能涉及在将数据存储到DRAM(动态随机存取存储器)帧缓存器之前，利用运动补偿技术来解码视频数据，其中显示控制器可以处理帧缓存器数据以输出到显示设备。降低用于运动补偿操作的数据的存储器占用的常规尝试可能对显示存储器功率效率有负面影响。另一方面，常规显示存储器功率降低技术从视频解码角度存在挑战。

附图说明

通过阅读以下说明书和所附权利要求以及通过引用下列附图，本发明实施例的各个优点对本领域技术人员来说是显而易见的，其中：

图1A是根据实施例与视频解码操作相关的帧数据的示例框图；

图1B是根据实施例在视频回放体系结构中帧数据的使用的示例框图；

图2A是根据实施例的运动补偿帧缓存器访问顺序的示例框图；

图2B是根据实施例的显示输出帧缓存器访问顺序的示例框图；

图3是根据实施例的存储控制器的示例框图；

图4是根据实施例的压缩方案的示例图解；

图5是根据实施例的压缩/解压缩体系结构的示例框图；

图6A是根据实施例的处理存储器写请求的方法的示例流程图；

图6B是根据实施例的处理存储器读请求的方法的示例流程图；

图7是根据实施例的系统的示例框图；

图8是根据实施例的具有导航控制器的系统的示例框图；以及

图9是根据实施例的小型化系统的示例框图。

具体实施方式

实施例可以包括具有从运动补偿模块接收写请求的压缩模块的存储控制器，其中写请求包括视频数据。压缩模块还可以进行视频数据压缩以获得压缩数据，并且将压缩数据存储到一个或多个存储芯片中。在一个例子中，存储控制器还具有解压缩模块。

实施例还可以包括系统，所述系统具有显示器、一个或多个存储芯片、以及具有运动补偿模块和存储控制器的处理器芯片。存储控制器可以包括从运动补偿模块接收写请求的压缩模块，其中所述写请求包括视频数据。另外，压缩模块可以进行视频数据的压缩以获得压缩数据，并且将压缩数据存储到一个或多个存储芯片中的至少一个中。

其它实施例可能涉及操作存储控制器的计算机实施的方法，在该方法中从运动补偿模块接收写请求。所述写请求可包括视频数据，其中该方法进一步包括执行视频数据的压缩以获得压缩数据，并且将压缩数据存储到一个或多个存储芯片中。

此外，实施例可能涉及操作存储控制器的计算机实施的方法，在该方法中从运动补偿模块接收写请求。所述写请求可以包括视频数据，其中该方法进一步包括执行视频数据的压缩以获得压缩数据。视频数据的压缩对运动补偿模块来说是透明的。该方法可以进一步将压缩数据存储到一个或多个存储芯片中，并接收读请求。响应于读请求，可以从一个或多个存储芯片的至少一个中提取存储的数据。另外，可以执行存储数据的解压缩以获得解压缩数据。在一个例子中，解压缩对存储数据的请求者来说是透明的。

现在转到图1A和图1B，分别示出了在诸如移动设备的平台上进行解码的视频内容的一组帧数据和视频回放架构16。具体而言，架构16的存储系统26可以包括包含重构像素的DRAM帧缓存器30，重构像素是由显示器控制器(未示出)提取并且根据视频协议(例如MPEG2(例如移动图像专家组2)协议)输出到显示器28。在该示例中，帧数据包括I帧(帧内编码帧)10，一组B帧(双向预测帧)12(12a-12c)和P帧(预测帧)14。时间上较早使用I帧10作为参考，较晚使用P帧14作为参考来对每个B帧12进行解码。因而由于需要反复从存储系统26中存取I帧10和P帧14数据，B帧12的重构的存储器负担相当密集。

例如，视频回放架构16可以包括向反离散余弦变换(“IDCT”)模块20和运动补偿(“MC”)22提供解码视频数据的可变长度解码器(“VLD”)18，其中MC模块22可以使用本质上是到参考帧(例如I帧和P帧)的像素坐标指针的运动向量，以一次一宏块(例如16x16像素)的方式重构帧。如更详细讨论的，这里描述的技术从MC模块22和显示器28的角度，使得访问帧缓存器30更有效率，其中增强的存储效率能够降低功耗并延长电池寿命。