[发明专利]解复用接口模块的验证方法及验证系统

说明书

技术领域

本发明涉及芯片（IC）设计中的功能验证领域，主要涉及一种DVB解复用接口模块的验证方法及验证系统。

背景技术

近年来，验证在芯片设计流程中起着很重要的作用，验证环境平台的好坏，对项目完成的质量和速度，都有着决定性的作用。随着芯片设计和验证技术的发展，芯片设计完成后对复杂模块功能验证的要求也越来越高，如何能在短时间内完成对复杂模块的功能验证，保证逻辑功能正确，对验证环境的完备性，自动化和重用性提出了很高的要求。

目前的各种DVB解复用接口模块的验证方法主要存在以下弊端：

1.    测试激励必须有采样源。目前的DVB解复用接口模块的方法一般是对已有的媒体流（一般是广播电视数据流）进行采样生成TS流数据，然后直接使用或者经过加工后使用。假如要测试新格式的TS流是否支持，以及新格式TS流与其他格式TS流混合输出是否兼容时，上述方法则无法支持，因为没有采样源。

2.    无法保证功能验证的完备性。由于被采样媒体流的配置一般不会改变，或者改变的幅度范围远远小于接收器功能能够支持的范围。

3.    同时由于，上述方法生成的测试TS流的配置跳变少，所以无法测试各种配置跳变时，DVB解复用接口模块的功能是否正常。所以无法测试DVB解复用接口模块的稳定性。

4.    非模块化的验证环境设计，使得修改测试环境时困难并且内容多，不利于验证环境的重利用。

综上所述，为了避免上述各种DVB解复用接口模块的验证方法存在的弊端，一种新的，灵活、实用的芯片（IC）设计中的DVB解复用接口模块的验证方法的发明是势在必行的。

发明内容

本发明的目的是：提供一种基于VMM的DVB解复用接口模块的验证方法及验证装置，其包括：TS流的配置跳变少、寄存器数据恒定以及跳变多的情况下的对DVB解复用接口模块进行的验证以及其稳定性的验证以及用于实现所述验证方法的验证平台。本发明能够提高验证的效率和完备性，且根据VMM的思想验证平台的各个部分采用模块化设计，所以提高了验证平台的重复利用性。

为了解决上述技术问题，本发明提供的技术方案为：

一种解复用接口模块的验证系统, 主要应用于芯片设计中的功能验证，其特征在于，其中包括：

数据生成器，随机生成寄存器数据，然后根据寄存器数据自动生成随机TS包；

寄存器数据检验器，根据被测模块同一寄存器写入和读出的寄存器数据是否一致来检验被测模块的寄存器读写功能是否正常；

TS数据检验器，使用上述的随机寄存器数据对随机TS包进行解复用操作以生成TS包的期待值，把期待值和来自被测模块的实际值进行比较，以实现TS包的自动验证；

断言模块，实时检测被测模块的信号时序是否符合设定时序。

还包括：

寄存器数据主机总线功能模块，其从数据生成器获得寄存器数据包之后，生成符合设定时序的读/写的寄存器的信号激励，送到寄存器发送接口上；

TS数据包主机总线功能模块，其从数据生成器获得TS数据包之后，生成符合设定时序的TS测试流发送接口的信号激励。

还包括寄存器数据监视器总线功能模块，通过寄存器通道与寄存器数据检验器相连；寄存器发送接口的信号作为该模块的输入信号并从中提取有效的寄存器数据；寄存器数据监视器总线功能模块把收到的有效的寄存器数据打包送入寄存器数据检验器。

还包括TS数据包从机总线功能模块，接收经过被测模块处理过的数据，并且重新打包发送给TS数据检验器。

本系统采用系统级硬件描述语言和C/System C语言完成。

所述随机生成的寄存器数据和随机TS包的数据皆可加取值范围来限制；所述数据生成器通过所述取值范围的限制以及功能覆盖率函数来定义功能覆盖点，并通过采样功能覆盖点自动统计功能覆盖率。

所述的验证系统的验证方法，其包括如下步骤:

随机生成的寄存器数据写入被测模块，同时记录该寄存器数据；

从被测模块读取该寄存器数据，比较所读取的寄存器数据与上述记录的寄存器数据，以检验被测模块的寄存器读写功能；

随机生成的TS包送入被测模块，同时根据上述随机的寄存器数据和该TS包生成期待值；

从被测模块获得实际值，比较上述期待值与实际值，以检验被测模块的解复用功能；

检测被测模块的信号时序是否符合设定时序。

随机生成的寄存器数据被转化为符合设定时序的寄存器读/写的信号激励，发送到被测模块；