[发明专利]一种基于FPGA的脉冲滑变信号产生电路在审
| 申请号： | 201210594262.6 | 申请日： | 2012-12-31 |
| 公开（公告）号： | CN103095254A | 公开（公告）日： | 2013-05-08 |
| 发明（设计）人： | 王娜;樊晓腾;李增红;左永峰;刘亮;周俊杰 | 申请（专利权）人： | 中国电子科技集团公司第四十一研究所 |
| 主分类号： | H03K3/02 | 分类号： | H03K3/02;G05B19/042 |
| 代理公司： | 北京科亿知识产权代理事务所(普通合伙) 11350 | 代理人： | 汤东凤 |
| 地址： | 266000 山东省*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga 脉冲 信号 产生 电路 | ||
1.一种基于FPGA的脉冲滑变信号产生电路，其特征在于，包括：
对参数进行设定的脉冲序列表RAM，由QUARTUSⅡ7.2的MegaWizrd管理器定制生成；
脉冲周期计数器，其输入端加载所述脉冲序列表RAM输出的周期数据，计满溢出后产生一个低脉冲的溢出信号，并将该溢出信号反向后作为其脉冲个数计数器的参考时钟；
脉冲宽度计数器，其输入端加载所述脉冲序列表RAM输出的脉宽数据，其数据清零端由系统的RESET信号控制，由所述脉冲周期计数器输出的溢出信号反向后的高脉冲控制重新装入并开始进行一次新的计数过程；
脉冲序列发生器，其参考时钟为所述脉冲周期计数器的溢出信号反向后产生的高脉冲，其清零端由系统的RESET信号和内部设置一个译码地址共同控制，其输出10位数据作为所述脉冲序列表RAM寻址的地址；
外部参考时钟，输出参考时钟到所述脉冲周期计数器、脉冲宽度计数器和脉冲序列表RAM的时钟端。
2.如权利要求1所述的基于FPGA的脉冲滑变信号产生电路，其特征在于，所述脉冲序列表RAM为只读存储器ROM。
3.如权利要求1所述的基于FPGA的脉冲滑变信号产生电路，其特征在于，所述脉冲周期计数器是32位计数器，包括触发器74273、运算器74181和超前进位产生器74182。
4.如权利要求1所述的基于FPGA的脉冲滑变信号产生电路，其特征在于，所述脉冲宽度计数器是32位减法计数器，包括触发器74273和计数器74169。
5.如权利要求1所述的基于FPGA的脉冲滑变信号产生电路，其特征在于，脉冲序列发生器是采用VHDL语言设计的模10以内任意值计数器。
6.如权利要求1至5任一项所述的基于FPGA的脉冲滑变信号产生电路，其特征在于，所述外部参考时钟为100MHz参考时钟。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十一研究所，未经中国电子科技集团公司第四十一研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210594262.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：用于检查车辆通过可能性的具有电子控制装置的驾驶助手
- 下一篇：一种反光灯罩
