[发明专利]半导体存储器及其制造方法

说明书

技术领域

所公开的电路和方法涉及集成电路(“IC”)。更具体地，所公开的电路和方法涉及IC存储器器件。

背景技术

静态随机存取存储器(“SRAM”)包括设置为行和列以形成阵列的多个单元。SRAM单元包括连接至用于读取和将数据位写入到存储器单元的位线和字线的多个晶体管。单端口存储器使得单个位数据能够在特定时间被写入到位单元或从位单元读取。双端口存储器是能够几乎同时进行多次读取或写入的特定类型存储器。

当器件持续按比例减小时，诸如SRAM的半导体存储器的稳定性受到影响。因此，多个光刻和蚀刻步骤变得非常普遍，以当工艺技术发展到22nm及更小时，确保金属布线和岛状件印刷(island printing)。然而，正当使用多个步骤光刻和蚀刻工艺时，与光刻步骤兼容的减小的岛状件尺寸和隔离件在未来设计中将变得更加重要。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体存储器，包括：集成电路(IC)内的第一位单元，所述第一位单元具有第一布局；以及在与所述第一位单元相同的所述IC内的第二位单元，所述第二位单元具有第二布局，其中，所述第一布局不同于所述第二布局。

在所述半导体存储器中，所述第一布局包括：第一字线，设置在第一导电层中并且在第一方向上延伸，以及多条位线，设置在第二导电层中并且在第二方向上延伸；并且所述第二布局包括：第二字线，设置在所述第二导电层中并且在所述第一方向上延伸，以及多条位线，设置在所述第一导电层中并且在所述第二方向上延伸。

在所述半导体存储器中，所述第一布局包括设置在所述第一导电层中并且在所述第一方向上延伸的至少一个接合焊盘，并且所述第二布局包括设置在所述第一导电层中并且在所述第二方向上延伸的至少一个接合焊盘。

在所述半导体存储器中，所述第一位单元和所述第二位单元是单端口位单元或双端口位单元之一。

在所述半导体存储器中，所述第一布局包括设置在第三导电层中并且在所述第一方向上延伸的第一电源网格线，所述第一电源网格线连接至设置在所述第二导电层中的至少一条电源线。

在所述半导体存储器中，所述第二布局包括设置在所述第三导电层中并且在所述第二方向上延伸的第二电源网格线，所述第二电源网格线连接至设置在所述第二导电层中的至少一条电源线。

在所述半导体存储器中，所述第一布局包括设置在所述第二导电层中并且平行于所述多条位线延伸的第一电源线，所述第一电源线具有第一电压。

在所述半导体存储器中，所述第二布局包括设置在所述第一导电层中并且平行于所述多条位线延伸的第二电源线，所述第二电源线具有所述第一电压。

在所述半导体存储器中，所述第一位单元和所述第二位单元均是单端口位单元，并且所述第二位单元的尺寸大于所述第一位单元的尺寸。

根据本发明的另一方面，提供了一种集成电路芯片，包括：多个第一存储器位单元，在半导体衬底中形成，所述多个第一存储器位单元中的每个都具有第一布局；以及多个第二存储器位单元，在所述半导体衬底中形成，所述多个第二存储器位单元中的每个都具有第二布局，其中，所述第一布局不同于所述第二布局。

在所述集成电路芯片中，所述第一布局包括：第一字线，设置在第一导电层中并且在第一方向上延伸，以及多条位线，设置在第二导电层中并且在第二方向上延伸；并且所述第二布局包括：第二字线，设置在所述第二导电层中并且在所述第一方向上延伸，以及多条位线，设置在所述第一导电层中并且在所述第二方向上延伸。

在所述集成电路芯片中，所述第一布局包括设置在所述第一导电层中并且在所述第一方向上延伸的至少一个接合焊盘，并且所述第二布局包括设置在所述第一导电层中并且在所述第二方向上延伸的至少一个接合焊盘。

在所述集成电路芯片中，所述第一布局包括设置在第三导电层中并且在所述第一方向上延伸的第一电源网格线，所述第一电源网格线连接至设置在所述第二导电层中的至少一条电源线。

在所述集成电路芯片中，所述第二布局包括设置在所述第三导电层中并且在所述第二方向上延伸的第二电源网格线，所述第二电源网格线连接至设置在所述第二导电层中的至少一条电源线。

在所述集成电路芯片中，所述第一布局包括设置在所述第二导电层中并且平行于所述多条位线延伸的第一电源线，所述第一电源线具有第一电压。

在所述集成电路芯片中，所述第二布局包括设置在所述第一导电层中并且平行于所述多条位线延伸的第二电源线，所述第二电源线具有所述第一电压。