[发明专利]高速同步数据采集卡

说明书

技术领域

本发明涉及虚拟仪器技术领域，尤其涉及一种基于PXI或PCI总线的高速同步数据采集卡。

背景技术

国内目前基于PXI或PCI总线的高速同步数据采集卡，分辨率为16位的产品较少，大多同类产品功能单一，仅有模拟输入功能，而且采样精度和同步性能比较差。

但是随着现代科学技术的迅速发展，尤其是在航空航天、军事领域，对于同步数据采集的采样精度和同步性能要求越来越高。迫切需要一种同步数据采集的采样精度和同步性能高，同时还提供多种辅助功能，可以便于用户有效降低开发成本的同步数据采集卡。

在这些前提下，开发高速高精度的多功能同步数据采集卡具有很好的工程实用价值。

发明内容

为了解决现有的同步数据采集卡产品功能单一、采样精度和同步性差的技术问题，本发明提供一种高速同步数据采集卡，解决高精度高速的难点，具有高速同步、大缓存、高精度的优点。

本发明的技术解决方案：

高速同步数据采集卡，其特殊之处在于：包括母板和多组子板，

母板上设置有总线桥、可编程逻辑控制器FPGA、同步时钟单元、存储单元、电源电路、多组模拟插座和多组数字插座，所述总线桥的一端与总线连接，另一端与可编程逻辑控制器FPGA连接，所述同步时钟单元、存储单元、数字插座均与可编程逻辑控制器FPGA连接，

所述子板上设置有子板模拟接口总线、子板功能电路和子板数字接口总线，所述子板模拟接口总线与模拟插座连接，所述子板数字接口总线与数字插座连接，

所述子板数字接口总线包括十六根数据信号线、两根时钟信号线、三根AD配置信号线、三根子板功能配置信号线、1根+5V线和1根+3.3V线，

所述十六根数据信号线、1根+5V线和三根子板功能配置信号线依次位于子板数字接口总线的一侧，所述两根时钟信号线、1根+3.3V线和三根AD配置信号线依次位于子板数字接口总线的另一侧；

所述子板模拟接口总线包括一组±5电源线、一组±15电源线、两根模拟输入线（ACH+，ACH-）、一根零偏偏置线OF_PZ、一根零偏校准线OF_ADJ、一根满偏校准线FS_ADJ、一根基准电压线REF、一根模拟输出线AOUT，

所述两根模拟输入线（ACH+，ACH-）、一根模拟输出线AOUT分别设置在子板模拟接口总线的两头，所述一组±5电源线和一组±15电源线位于子板模拟接口总线的中间。

上述子板功能电路包括共模滤波线圈、模拟输入切换开关、信号调理电路、滤波电路、校准电路和AD转换电路，所述校准电路包括零偏校准电路和满偏校准电路，

所述共模滤波线圈的输入端与子板模拟接口总线的两根模拟输入线（ACH+，ACH-）连接，所述共模滤波线圈的输出端与模拟输入切换开关的一端连接，所述模拟输入切换开关的另一端与信号调理电路的输入端连接，所述零偏校准电路的一端与信号调理电路的零偏调整端连接，所述零偏校准电路的另一端与子板模拟接口总线的一根零偏偏置线OF_PZ和一根零偏校准线OF_ADJ连接，所述信号调理电路的输出端滤波电路的输入端连接，所述滤波电路的输出端与AD转换电路的输入端连接，所述AD转换电路的输出端与子板数字接口总线中的数据信号线连接，所述满偏校准电路的输出端与AD转换电路的基准电压端连接，所述满偏校准电路的输入端与一根满偏校准线FS_ADJ和一根基准电压线REF连接。

上述信号调理电路包括依次连接的模拟输入缓冲单元、输入量程增益调理电路以及ADC输入驱动单元，所述模拟输入缓冲单元为高输入阻抗运放器，

所述输入量程增益调理电路包括运放器和模拟开关，所述ADC输入驱动单元包括差分运放器。

上述阻抗运放器为AD8065，所述运放器为AD829，所述模拟开关为MAX337，所述差分运放器为AD8138。

上述同步时钟单元包括锁相环、环路滤波器和压控晶振，所述锁相环的输入端接PXI背板时钟，所述锁相环的输出端接环路滤波器的输入端，所述环路滤波器的输出端与压控晶振，所述压控晶振向锁相环输出比较时钟。

上述锁相环为ADF4001。

本发明所具有的优点：

1、本发明通过对子板模拟接口总线和子板数字接口总线的定义，能够实现兼容不同的工作电压器件、不同分辨率和类型的AD转换器。同时可以根据实际需要扩展控制位，不受管脚的限制。