[发明专利]用于半导体器件的栅极结构

说明书

技术领域

本发明涉及半导体器件，具体而言，涉及finFET器件。

背景技术

半导体集成电路(IC)产业经历了快速增长。在这种增长过程中，通常通过减小器件部件尺寸或几何尺寸来增大器件的功能密度。这种按比例缩小工艺一般通过提高生产效率、降低成本和/或改善性能而带来益处。这种按比例缩小的工艺也增大了加工和制造IC的复杂性，并且为了实现这些进步，在IC制造方面也需要类似的发展。

同样地，对增强IC的性能以及缩小其几何尺寸的需求引入了多栅极器件。这些多栅极器件包括多栅极鳍式晶体管，也被称为finFET器件，因为沟道形成在从衬底延伸出来的“鳍片”上。finFET器件可以实现缩小器件的栅极宽度同时在包括沟道区的鳍片的侧面和/或顶部上设置栅极。

改善半导体器件性能的另一种方式是在器件的相关区域上提供应力或者对器件的相关区域提供应变。处理在区域中提供的应力是提高FET器件中的少数载流子迁移率的有效途径。当对半导体器件的沟道施加应力时，可以影响载流子的迁移率并且因而改变器件的跨导和导通电流(on-current)。例如，拉伸应力可能对NFET器件有益，容许增大通过沟道区的载流子(例如，空穴)的迁移率。相反，压缩应力可能对PFET器件有益。

发明内容

为了解决上述技术问题，一方面，本发明提供了一种半导体器件，包括：衬底，包括第一鳍片，其中，所述第一鳍片包括顶面以及第一横向侧壁和第二横向侧壁；硬掩模层，形成在所述第一鳍片的所述顶面上；栅极介电层，形成在所述硬掩模层以及所述第一鳍片的所述第一横向侧壁和所述第二横向侧壁上；功函数金属层，形成在位于所述第一鳍片的所述第一横向侧壁和所述第二横向侧壁上的所述栅极介电层上；以及硅化物层，形成在位于所述第一鳍片的所述第一横向侧壁和所述第二横向侧壁上的所述功函数金属层上。

所述的半导体器件还包括：设置在所述硅化物层上的金属填充层。

所述的半导体器件还包括设置在所述硅化物层上的金属填充层，该半导体器件还包括：邻近所述第一鳍片的第二鳍片，其中，所述金属填充层介于所述第一鳍片和所述第二鳍片之间。

所述的半导体器件还包括第二鳍片，其中，所述硅化物层在所述第一鳍片和所述第二鳍片之间的厚度大于所述第一鳍片的高度，并且其中，所述第一鳍片的所述高度由所述第一鳍片在所述衬底上设置的隔离结构上方延伸的距离限定。

所述的半导体器件还包括第二鳍片，其中，所述硅化物层在所述第一鳍片和所述第二鳍片之间的厚度小于所述第一鳍片的高度，其中，所述第一鳍片的所述高度由所述第一鳍片在所述衬底上设置的隔离结构的上方延伸的距离限定。

在所述的半导体器件中，所述硅化物层包含硅化镍(NiSi)。

在所述的半导体器件中，所述硅化物层不设置在所述硬掩模层的顶面上。

另一方面，本发明提供了一种制造半导体器件的方法，包括：提供具有第一鳍片和第二鳍片的半导体衬底；在所述第一鳍片和所述第二鳍片的顶面上形成硬掩模层；在所述第一鳍片和所述第二鳍片上形成功函数金属层；在所述功函数金属层上形成至少一个包含硅的层；以及对所述至少一个包含硅的层实施硅化工艺从而形成硅化物层。

在所述的方法中，在所述功函数金属层上直接形成所述硅化物层。

所述的方法还包括：在所述硅化物层上形成填充金属层。

在所述的方法中，形成所述至少一个包含硅的层包括形成非晶硅层。

在所述的方法中，形成所述至少一个包含硅的层包括在多晶硅层上形成非晶硅层，并且其中，实施所述硅化工艺包括将所述非晶硅层和所述多晶硅层转换成硅化物层。

在所述的方法中，形成所述至少一个包含硅的层包括蚀刻在所述第一鳍片和所述第二鳍片上形成的多晶硅层以形成经过蚀刻的多晶硅层，并且其中，所述硅化工艺包括将所述经过蚀刻的多晶硅层转换成硅化物材料。

在所述的方法中，形成所述至少一个包含硅的层包括蚀刻在所述第一鳍片和所述第二鳍片上形成的多晶硅层以形成经过蚀刻的多晶硅层，并且其中，所述硅化工艺包括将所述经过蚀刻的多晶硅层转换成硅化物材料，其中，所述经过蚀刻的多晶硅层的厚度大于约2/3的所述第一鳍片的高度。

在所述的方法中，形成所述至少一个包含硅的层包括蚀刻在所述第一鳍片和所述第二鳍片上形成的多晶硅层以形成经过蚀刻的多晶硅层，并且其中，所述硅化工艺包括将所述经过蚀刻的多晶硅层转换成硅化物材料，其中，所述经过蚀刻的多晶硅层的厚度大于所述第一鳍片的高度。