[发明专利]时间数字转换器

说明书

技术领域

本发明涉及一种时间数字转换器(TDC：Time-Digital Converter)，具体涉及一种具有误差补偿功能的时间-数字转换器，能鉴别两个时钟信号上升沿的时间差并以数字编码表达出来，具有补偿量化误差的功能和提高量化精度的特点。

背景技术

TDC在集成电路中有着广泛的应用，主要用来为数字锁相环提供相位鉴别，此外，在医学影像，激光范围探测，检测粒子的半衰期等许多应用场合都依赖TDC来鉴别微小的时间(相位)差。TDC采用全数字工艺实现，随着工艺尺寸逐渐缩小，具有可移植性好的优势。此外，全数字的TDC电路具有更好的噪声免疫特性，功耗也更低。

在数字锁相环中，TDC是一种取代传统鉴相器的鉴别时间(相位)差的电路。TDC输出的数字控制字反映了两个输入信号上升沿的时间差，并驱动振荡器调整频率，因此对于TDC的鉴定分辨率要求很高。常用的结构是延迟线TDC，通过一串延迟很小的缓冲器串联构成延迟线，让其中一个输入信号通过延迟线传输，每经过一级延迟后与另一个输入信号比较，将每一次比较的结果送至编码器，编码器找出比较结果中由0跳变到1或由1跳变到0的位置并输出相应的编码，这个编码就表示了两个信号上升沿的时间差。这种延迟线结构的TDC具有结构简单的优点，但是其分辨率受到缓冲器的延迟时间的限制，会产生较大的量化误差，并恶化全数字锁相环的带内噪声。另一种基于延迟线(VDL：Vernier Delay Line)结构的TDC是游尺延迟线TDC。这种结构采用了两条延迟线，组成每条延迟线的缓冲器具有相同的延迟时间，但与另一条延迟线上的缓冲器的延迟时间有一个微小的时间差。两个输入信号分别通过一条延迟线传输，每经过一级延迟后比较一次，并将比较结果送至编码器，编码器的输出编码表示两个信号上升沿的时间差。游尺延迟线TDC的分辨率等于两条延迟线上的缓冲器的延迟时间之差。这种结构的分辨率相比传统的延迟线TDC有所提高，但是仍然会产生一定的量化误差，降低了TDC的量化精度。

发明内容

发明目的：针对上述现有技术存在的问题和不足，本发明的目的是提供一种具有误差补偿功能的时间数字转换器。

技术方案：为实现上述发明目的，本发明采用的技术方案为一种时间数字转换器，包括游尺延迟线时间数字转换器、误差选择电路、误差积分电路和误差补偿电路；将第一输入信号和第二输入信号输入所述游尺延迟线时间数字转换器，所述游尺延迟线时间数字转换器比较第一输入信号和第二输入信号的时间差，并将该时间差量化为数字编码输出至误差选择电路和误差补偿电路，所述时间差还输入误差选择电路；所述误差选择电路将所述时间差放大后，选取正确的量化误差并输出给误差积分电路；所述误差积分电路将所述量化误差提取出来并积分，并将积分值输入误差补偿电路；所述误差补偿电路将积分值与参考电压比较，若积分值大于参考电压，则使数字编码加1输出。

进一步的，所述游尺延迟线时间数字转换器包括两条由N级延迟单元组成的延迟线、N个相同的判决器和一个编码器，所述误差选择电路包括N个相同的时间放大器和一个多路选择器，所述误差积分电路包括一个鉴相器、一个电荷泵和一个电容器，所述误差补偿电路包括一个电压比较器和一个加法器；其中：

第一输入信号接由延迟单元D1-1～D1-N组成的延迟线，第二输入信号接由延迟单元D2-1～D2-N组成的延迟线，每级延迟单元的输出端接对应的判决器的输入端，判决器的输出接编码器的输入端，编码器的输出接多路选择器的输入控制端；

每级延迟单元的输出端接对应的时间放大器的输入端，每级时间放大器的输出接多路选择器的输入端；

多路选择器的输出接鉴相器的输入端，鉴相器的输出接电荷泵的输入端，电荷泵的输出连接电容器的上极板，电容器的下极板接地；

电荷泵的输出端和参考电压接电压比较器的输入端；

电压比较器的输出和编码器的输出接加法器的输入端，加法器的输出作为整个时间数字转换器电路的输出。

进一步的，所述游尺延迟线时间数字转换器比较第一输入信号和第二输入信号上升沿的时间差。

有益效果：与现有技术相比，本发明具有以下有益效果：

在传统VDL TDC的基础上引入误差补偿的思想，通过加入误差选择电路，误差积分电路和误差补偿电路，将量化过程中产生的误差提取出来并进行积分，当误差累积到大于参考电压Vref的时候，将最终输出的数字编码加1。这种结构的TDC避免了量化过程中误差信息的丢失，具有补偿量化误差的功能和提高TDC分辨率的特点。

附图说明