[发明专利]一种流水线型模数转换器

说明书

技术领域

本发明属于集成电路（IC）设计技术领域，涉及一种其主要功能模块以环形布局的流水线型（pipelined）模数转换器（ADC，或称为A/D转换器）。

背景技术

模数转换器（ADC）可以将连续变化的模拟信号转变为数字信号输出，为数字信号处理提供信号源，因此， ADC作为数字系统的不可缺少的部件之一，在数字化和集成化的电子系统中被广泛使用。

ADC的重要参数之一是转换的精度（也称为分辨率），通常用输出的数字信号的位数的多少表示；ADC能够准确输出的数字信号的位数越多，表示ADC能够分辨输入信号的能力越强，ADC的性能也就越好，使用该数字信号进行数字信号处理的结果也越准确。ADC的另一个重要参数是转换速度, 通常以每秒钟可以对输入模拟信号进行采样和转换的点数来衡量。 ADC的其他重要参数包括芯片面积、以及功耗等。由于ADC基本是在芯片上集成地制造形成，因此需要对其进行版图布局并衡量其芯片面积指标；ADC所占用的面积越小，功耗越低, 越受工业界欢迎。

目前，业界追求在精度、速度、芯片面积和功耗等方面不断努力提高ADC的性能。

其中，流水线型ADC是ADC目前普遍采用的一种结构，其主要特点是，通过信号分步转换的方式，获取速度、精度的提高以及芯片面积和功耗的降低；流水线型ADC在视频处理、无线通信、仪器仪表等领域发挥了非常重要的作用。

但是，在现代高速/高精度ADC应用中，由于半导体器件和布线的寄生参数（寄生电阻/电容）越来越不容忽视，流水线型ADC的版图布局对其性能指标有着越来越重要的影响。传统的版图布局在现今ADC速度和精度不断提升的情况下已显示其局限性，甚至在某种程度上成为制约流水线型ADC性能进一步提升的瓶颈。

针对这种情况，从流水线型ADC的版图布局方面着手，进一步提升流水线型ADC的性能。

发明内容

本发明的目的在于，提高流水线型ADC的性能。

为实现以上目的或者其他目的，本发明提供一种流水线型模数转换器，其至少包括：

n个逐级连接的增益数模转换器（22-1，…，22-n），

时钟发生器（240），

基准信号发生器（250），以及

数字编码器（260）；

其中，至少n个增益数模转换器（22-1，…，22-n）被大致环形地布局设置，以包围形成中间区域（290）；所述时钟发生器（240）和基准信号发生器（250）被设置在所述中间区域（290），以使所述时钟发生器（240）和基准信号发生器（250）分别以星形连接方式向周围的所述采样保持器（210）和n个增益数模转换器（22-1，…，22-n）提供相应的信号输入；

其中，n为大于或等于2的整数。

按照本发明一实施例的流水线型模数转换器，其中，所述流水线型模数转换器还包括用于供电的电源总线（270），所述电源总线（270）被大致环形地布局设置以将所述采样保持器（210）和n个逐级连接的增益数模转换器（22-1，…，22-n）包围在其中。在该实施例中，电源总线也实现了以“外环”布局方式向各级MDAC等供电，有利于缩短供电布线的总体长度，减小了寄生电阻/电容，各级MDAC所对应供电布线的长度相对更加均匀一致，有利于提升流水线型ADC的性能。

在之前所述任一实施例的流水线型模数转换器中，所述电源总线（270）可以为正方形或长方形的环形布置。

按照本发明又一实施例的流水线型模数转换器，其中，所述流水线型模数转换器还包括采样保持器（210），外部的模拟信号从所述采样保持器（210）输入，所述采样保持器（210）输出信号至第一级的增益数模转换器（22-1）。

按照本发明还一实施例的流水线型模数转换器，其中，所述流水线型模数转换器还包括：用于将增益数模转换器（22-n）输出的残余电压信号转换为最低位的闪速模数转换器（230）；

所述闪速模数转换器（230）、采样保持器（210）和n个逐级连接的增益数模转换器（22-1，…，22-n）被大致环形地布局设置，以包围形成所述中间区域（290）。

在之前所述任一实施例的流水线型模数转换器中，所述采样保持器（210）、n个增益数模转换器（22-1，…，22-n）和闪速模数转换器（230）按照信号流走向依次邻接设置，并且所述采样保持器（210）和闪速模数转换器（230）首尾邻接构成环形。