[发明专利]具有元件充电模式静电放电防护的集成电路

说明书

技术领域

本发明关于一种具有元件充电模式静电放电防护的集成电路。

背景技术

在三维堆叠芯片中，可通过各基底上的电路的金属导线以将各堆叠的基底相互连接，因此当此堆叠芯片遭受到元件充电模式静电放电事件时，各堆叠层基底的累积电荷将可快速透过连接各基底上的电路的金属导线汇流而释放。

然而，当元件充电模式静电放电事件发生时，累积于各堆叠层的电荷将同时流动而产生一瞬间大电流。

如图1所示，波型11为一内部电路的累积电荷的放电电流波型，波型13为各堆叠层的内部电路的累积电荷于同一时间释放的放电电流波型的总和，其元件充电模式静电放电电流将汇流集中于某个时间点上，形成高电流峰值且释放时间短的放电行为。

为了减少该瞬间大电流对于输入/输出电路中的元件受元件充电模式静电放电的伤害，在三维堆叠芯片中，希望能有一种减少上述该瞬间大电流伤害的保护机制。

发明内容

本发明的一实施例揭示一种具有元件充电模式静电放电防护的集成电路，包含一输入/输出电路以及至少一静电放电防护装置，经配置以耦接于该输入/输出电路的至少一接地电位及至少一内部电路的一接地电位之间。

上述的集成电路，其中一该至少一静电放电防护装置耦接于一该至少一内部电路的一接地电位及另一该至少一内部电路的一接地电位之间。

上述的集成电路，其中该至少一静电放电防护装置包含一元件充电模式静电放电防护装置。

上述的集成电路，其中该元件充电模式静电放电防护装置包含一栅道式电路。

上述的集成电路，其中该栅道式电路于该集成电路正常操作模式时，为一具有低阻值的导通路径。

上述的集成电路，其中该栅道式电路于元件充电模式静电放电事件发生时，为一具有双向导通特性的导通路径。

上述的集成电路，其中该栅道式电路于元件充电模式静电放电事件发生时，该栅道式电路具有一导通电压。

上述的集成电路，其中更包含：至少一穿透硅通孔耦接于该输入/输出电路的该至少一接地电位的一接地电位及该至少一静电放电防护装置之间。

上述的集成电路，其中一该至少一穿透硅通孔耦接于一该至少一内部电路的一接地电位及一该至少一静电放电防护装置之间。

上述的集成电路，其中一该至少一穿透硅通孔耦接于另一该至少一穿透硅通孔及一该至少一静电放电防护装置之间。

上述的集成电路，其中一该至少一穿透硅通孔耦接于一该至少一内部电路的一接地电位及一该至少一静电放电防护装置之间。

上述的集成电路，其中一该至少一穿透硅通孔耦接于另一该至少一穿透硅通孔。

本发明的另一实施例揭示一种具有元件充电模式静电放电防护的集成电路，包含一输入/输出电路、至少一静电放电防护装置以及至少一穿透硅通孔。其中每一该至少一穿透硅通孔耦接于该输入/输出电路的一接地端及一该至少一静电放电防护装置之间，每一该至少一静电放电防护装置经配置以耦接于一该至少一穿透硅通孔与一该至少一内部电路的一接地端之间。

上述的集成电路，其中一该至少一穿透硅通孔经配置以耦接于一该至少一内部电路的一接地电位及一该至少一静电放电防护装置之间。

上述的集成电路，其中一该至少一穿透硅通孔经配置以耦接于另一该至少一穿透硅通孔及一该至少一静电放电防护装置之间。

上述的集成电路，其中一该至少一穿透硅通孔经配置以耦接于一该至少一内部电路的一接地电位及一该至少一静电放电防护装置之间。

上述的集成电路，其中一该至少一穿透硅通孔经配置以耦接于另一该至少一穿透硅通孔。

上述的集成电路，其中该至少一静电放电防护装置包含一元件充电模式静电放电防护装置。

上述的集成电路，其中该元件充电模式静电放电防护装置包含一栅道式电路。

上述的集成电路，其中于该集成电路正常操作模式时，该栅道式电路为一具有低阻值的导通路径。

上述的集成电路，其中于元件充电模式静电放电事件发生时，该栅道式电路为一具有双向导通特性的导通路径。

上述的集成电路，其中于元件充电模式静电放电事件发生时，该栅道式电路具有一导通电压。