[发明专利]一种存储单元的擦除方法

说明书

技术领域

本发明属于非挥发存储器技术，尤其涉及到一种存储单元的擦除方法。

背景技术

快闪存储器（Flash）具有存储数据掉电后仍然不会丢失的特点，特别适用于移动通讯和计算机存储部件等领域。电荷俘获型SONOS（硅-氧化层-氮化层-氧化层-硅）快闪存储器的核心结构为ONO层（隧穿氧化层-氮化硅层-阻挡氧化层）。SONOS型快闪存储器采用隧穿效应或者热载流子注入效应将电荷（电子或空穴）通过隧穿氧化层注入到氮化硅层，并被氮化硅层中的电荷陷阱俘获，从而引起器件单元阈值电压的改变，达到数据存储的效果。

图1是一种典型的SONOS存储单元截面结构以及编程操作示意图。以N型器件为例，如图1所示，现有的N型SONOS存储器单元包括：P型的半导体衬底100；位于半导体衬底100顶部表面两端的分别为n+重掺杂的源极200和漏极300，源极200和漏极300之间自上至下依次是栅极400、阻挡氧化层501、氮化硅层502和隧穿氧化层503。编程时采用沟道的FN隧穿编程，当存储器单元的栅极400加上正的高电压+VP，漏极200和源极300浮空或接地、衬底100接地时，栅极400到衬底100的势垒降低，沟道中的电子将会隧穿到氮化硅层502当中并被氮化硅层502中的陷阱所俘获，使整个存储器单元的阈值电压升高。

图2是现有的SONOS存储单元的擦除操作示意图，擦除时采用沟道的FN隧穿，当存储器单元的栅极400加上负的高电压-V_E，漏极200和源级300浮空或接地，衬底100接地时，氮化硅层502中俘获的电子会在纵向大电场作用下隧穿回沟道中，同时沟道中的空穴也将会隧穿到氮化硅层502，存储在氮化硅层502电荷陷阱中并中和掉陷阱中俘获的电子，使整个存储单元的阈值电压下降。

现有的擦除方法在存储信息的阈值窗口和擦除速度上受两个效应的影响：一是氮化硅层向衬底的隧穿速度减慢效应；一是由栅极向氮化硅层的背栅注入效应。具体地，擦除操作时，随着栅极的擦除电压脉冲时间增加，电子从氮化硅层向衬底隧穿通过二氧化硅层，因此氮化硅中的电子越来越少，导致隧穿氧化层的势垒逐渐平坦，电子隧穿的难度逐渐增大，因此擦除的速度越来越慢；同时阻挡氧化层的势垒越发陡峭，有电子从栅极通过该二氧化硅层，隧穿注入氮化硅层中，导致FN编程后的器件无法被充分擦除，而增大栅极负电压，会使背栅注入更严重。图3是现有的擦除方法的阈值电压-时间曲线图，其中曲线1、曲线2、曲线3的擦除电压分别为-V_E1、-V_E2和-V_E3，并且V_E1>V_E2>V_E3。从图3中即可看出，擦除电压越大，擦除速度越快，但操作后的阈值窗口却越小，因此需要对这种擦除方法进行改进。

发明内容

本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的目的在于提出一种具有擦除速度快、操作后阈值窗口大的存储单元的擦除方法。

根据本发明实施例的存储单元的擦除方法，所述存储单元为电荷俘获型快闪存储单元，包括以下步骤：在栅极上加入预定时间宽度的负值渐变脉冲电压，其中，所述负值脉冲电压在脉冲期间内从第一负电压值渐变到第二负电压值，所述第一负电压值的绝对值大于所述第二负电压值的绝对值。

进一步地，所述负值渐变脉冲电压为斜坡方式渐变。

进一步地，所述负值渐变脉冲电压为阶梯方式渐变。

本发明的存储单元的擦除方法具有擦除速度快、操作后阈值窗口大的优点。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是现有的SONOS存储单元的截面结构以及编程操作示意图

图2是现有的SONOS存储单元的擦除操作示意图

图3是现有的擦除方法的阈值电压-时间曲线图

图4是本发明第一实施例的SONOS存储单元擦除的操作方法示意图

图5是本发明第一实施例的SONOS存储单元擦除的操作方法示意图

图6是采取本发明的擦除方法改进后的阈值电压-时间曲线图

具体实施方式