[发明专利]带补偿电路的电流模式灵敏放大器及使用方法

说明书

技术领域

本发明涉及集成电路中的放大器技术领域，尤其涉及一种带补偿电路的电流模式灵敏放大器及使用方法。

背景技术

随着工艺的进步，器件尺寸进一步缩小，可以将逻辑电路和存储器同时集成到同一块芯片中，嵌入式存储器及其外围电路将显著影响整个芯片系统的速度和功耗。灵敏放大器是SRAM（Static RandomAccess Memory，静态随机存储器）外围电路的重要组成部分，它的性能优劣对整个SRAM的性能有极大的影响。

在SRAM电路中典型的电压摆幅为100mV，如果把位线上的信号直接加到外部电路上，那么外部电路就会由于无法辨认信号的逻辑值而无法正常工作。灵敏放大器最主要的功能就是放大SRAM中位线上的电压信号。灵敏放大器要将位线上的电压放大至全摆幅并在输出端输出。

由于集成度的提高，SRAM中位线上的负载电容日益增大，这已经成为灵敏放大器性能提高的一个主要限制。图1为本发明背景技术中所述电流模式灵敏放大器的电路图，如图1所示，现有的电流模式灵敏放大器采用局部放大电路和全局放大电路。局部放大电路探测位线上的电流差信号并将其转换为数据线DL和/DL（Digital Line）上电压差信号，全局放大电路将数据线上的电压差信号放大输出。

电流检测并不依赖于大负载位线的充放电，这种电流模式灵敏放大器可以有效的改善灵敏放大器的性能。

由于工艺误差存在，作为全局放大电路的输入，数据线DL和/DL上的电压差必须足够大。但是如果数据线DL上电容太大，在局部放大过程中的电流脉冲不足以让数据线DL和/DL上的电压差达到要求，这样会影响电路的工作速度。同时，在全局放大的过程中，全局放大电路流向数据线DL的电流脉冲将对数据线DL充电，使得数据线DL的电平高于数据线/DL上的电平，图2为本发明背景技术中所述电流模式灵敏放大器的数据线上信号的仿真波形图，仿真波形如图2所示，这样也会影响电路的工作速度，同时带来严重的可靠性问题。

发明内容

本发明提供一种带补偿电路的电流模式灵敏放大器及使用方法，用于解决现有技术的灵敏放大器工作速度较慢，安全可靠性较低的问题。

本发明提供的带补偿电路的电流模式灵敏放大器，包括：

局部放大电路，用于探测位线上的电流差信号并将其转换成数据线上的电压差信号，局部放大电路的输入端与储存单元Cell的两条位线分别相连，输出端与两条数据线分别相连；

全局放大电路，用于将数据线上电压差信号放大输出，全局放大电路的输入端与两条数据线相连，输出端输出放大的电压差信号；

预充电路，用于在待机时将数据线DL和数据线/DL预充到地GND，位于两条数据线DL和数据线/DL之间；

补偿电路，用于保持并增大数据线上的电压差信号，位于局部放大电路和两条数据线之间。

进一步，本发明所述的带补偿电路的电流模式灵敏放大器，所述局部放大电路由PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6和NMOS管N1、NMOS管N2、NMOS管N7组成，其中，

来自于储存单元Cell的位线BL（Bit Line）连接PMOS管P3的源极，来自于储存单元Cell的位线/BL连接PMOS管P4的源极；PMOS管P3的漏极与PMOS管P5的源极相连，PMOS管P4的漏极与PMOS管P6的源极相连，PMOS管P3与PMOS管P4的栅极和列选信号CS相连；PMOS管P5的漏极与NMOS管N1的源极相连，PMOS管P6的漏极与NMOS管N2的源极相连，NMOS管N1的栅极通过NMOS管N7的源极和漏极与NMOS管N2的栅极相连，NMOS管N7的栅极连接列选信号CS；此外，PMOS管P5的栅极与NMOS管N1的栅极以及PMOS管P6的漏极相连，PMOS管P6的栅极与NMOS管N2的栅极以及PMOS管P5的漏极相连；NMOS管N1的漏极连接数据线DL，NMOS管N2的漏极连接数据线/DL；

进一步，本发明所述的带补偿电路的电流模式灵敏放大器，所述全局放大电路，包括PMOS管P7、PMOS管P8、PMOS管P9，NMOS管N3、NMOS管N4、NMOS管N8和两个反相器（Sign Inverter或者Not Gate）NG1、NG2组成，其中，