[发明专利]高精度数模转换器测试系统

说明书

技术领域

本发明涉及混合信号测试领域，具体涉及一种高精度数模转换器测试系统。

背景技术

数模转换器（DAC）顾名思义就是将数字信号转换成模拟信号，作为模拟和数字世界之间的桥梁，在现代电子产品中显得尤为重要，其广泛应用到多媒体﹑数据采集﹑移动通信等各个领域。随着经济发展和技术不断进步，也极大推动了IC技术进一步提高，作为现代电子产品中的重要部分数模转换器也得到了很大发展，主要体现在转换位数不断提高、分辨率不断增强，尤其是在近几年来16位﹑18位﹑24位的产品不断出现，如Philips的AD18XX﹑AD19XX系列DAC其分辨率基本都是16位﹑18位，甚至有些型号已经达到了24位。随着转换位数的不断提高，固有的测试方法也越来愈不能满足需求，因此找出一种能够快速准确的测试DAC性能的方法，显得非常急迫。

发明内容

本发明目的在于提供一种高精度数模转换器测试系统，其通过低精度模数转换器（ADC）来测试高精度数模转换器（DAC）的测试方法，以减小测试成本和提高测试效率。

为了解决现有技术中的这些问题，本发明提供的技术方案是：

一种高精度数模转换器测试系统，所述高精度DAC测试系统包括待测高精度数模转换器、测试用的低精度模数转换器以及提供抖动测试信号的信号发生单元，所述待测高精度数模转换器的输入端与DAC编码单元相连并从输出端不断重复产生输出一定的待测波形，所述信号发生单元的输入端与抖动信号编码单元相连并从输出端产生输出固定间隔的抖动信号，所述抖动信号的固定间隔时间与所述待测波形的周期相等，所述抖动信号与待测波形叠加后发送至低精度模数转换器，所述低精度模数转换器将所接收到叠加波形量化成不同的数字信号并输出，再将量化后的数字信号与所述待测高精度数模转换器的输入信号进行关联，进而计算待测高精度数模转换器的DNL和INL。

对于上述技术方案，发明人还有进一步的优化措施。

作为优化，所述抖动信号经过与比例因子α相乘后再与待测波形叠加，然后再将叠加后的波形发送至低精度模数转换器。

作为优化，所述低精度模数转换器为快速模数转换器，所述低精度模数转换器的转换位数为8位。

作为优化，所述信号发生单元可以为信号发生器或者信号发生电路或者数模转换器三者中任意一种。

作为优化，所述的待测高进度数模转换器根据DAC编码单元产生待测波形，所述待测波形为正弦波的上半部分。

相对于现有技术中的方案，本发明的优点是：

本发明提供了一种高精度数模转换器测试系统，其通过使用抖动信号来提高ADC的分辨率，使能够使用低精度的模数转换器来测试高精度的数模转换器。目前，DAC测试面临诸多的问题。首先是测试精度的提高越来越难度，因为随着DAC的位数不断提高，以及基准电压的不断减小，其LSB越来越小。比如对于一个基准电压为3V、转换位数为12V的DAC，其LSB大小为0.732mV，对这样一个为几乎为零的电压很难以测试到；其次测试成本的不断提高，对DAC的测试一般需要高精密的仪器，而购买一套此设备显然对与中小公司很难以承受的。随着DAC转换位数的提高，其可能的输出也是呈几何数增长，比如对于12位的DAC输出达到了4096个，测试效率也越来越低。而本发明中的低精度ADC的价钱低，投入成本低，适应层面广，而且测试精度高，而有效解决上述测试精度、效率以及成本问题。

附图说明

下面结合附图及实施例对本发明作进一步描述：

图1是本发明实施例的系统结构示意图；

图2是本发明实施例中的抖动信号叠加图；

图3是本发明实施例中测试用ADC的抖动量化图；

图4是本发明实施例中抖动信号d-DAC编码与u-DAC数字编码关系表；

图5是本发明实施例中信号叠加的一种电路结构图；

图6是本发明实施例中信号叠加的另一种电路结构图。

具体实施方式

以下结合具体实施例对上述方案做进一步说明。应理解，这些实施例是用于说明本发明而不限于限制本发明的范围。实施例中采用的实施条件可以根据具体厂家的条件做进一步调整，未注明的实施条件通常为常规实验中的条件。

实施例：