[发明专利]一种面向CPU流水线的错误恢复电路

权利要求书

1.一种面向CPU流水线的错误恢复电路，包括片上监测电路（1）、错误信号统计模块（2）、电压频率控制模块（3）、错误恢复控制模块（4）、原地错误恢复模块（5）和上层错误恢复模块（6），其特征在于：

所述片上监测电路（1）集成在具有N级流水线结构的CPU内核的前N-1级流水线的各级流水线末端，监测工作电路每个时钟周期的时序信息，其中N是大于等于3且小于20的正整数；所述片上监测电路（1）将监测到的错误信号送入所述错误信号统计模块（2）；

所述错误信号统计模块（2）统计一段时钟周期内错误信号数量占总的周期数的百分比，即为错误率R_error；

所述电压频率控制模块（3）控制系统工作电压与频率的升高和降低，同时控制调节的精度，所述电压频率控制模块（3）和所述错误统计模块（2）分别将系统状态和错误率R_error送入所述错误恢复控制模块（4）；所述电压频率控制模块（3）根据所述错误恢复控制模块（4）中的相应控制信号进行系统工作电压与频率的调节；

所述错误恢复控制模块（4）中有设定好的比较阈值T_threshold，并根据阈值比较选择机制的结果，确定将原地错误恢复方式选择信号输入到原地错误恢复模块（5）或将上层错误恢复方式选择信号输入到上层错误恢复模块（6），动态选择原地错误恢复方式或上层错误恢复方式，并将电压频率调节信号送到所述电压频率控制模块（3），指导系统状态的调节，实现两种不同错误恢复方式的动态切换。

2.根据权利要求1所述的面向CPU流水线的错误恢复电路，其特征在于：所述片上监测电路（1）包括主锁存器电路、从锁存器电路、影子锁存器电路、错误信号产生电路、原地错误纠正选择器、亚稳态监测电路和错误信号整合电路；通过在时钟上升沿和下降沿分别对输入信号采样，将采样结果对比，判断电路是否出现时序违规，同时实现原地错误恢复时的数据替换功能；其中主锁存器电路与影子锁存器电路的输入端与片上监测电路的数据输入端相连；主锁存器电路的原地待恢复数据信号与影子锁存器电路的原地恢复数据信号连接到原地错误纠正选择器输入端，原地错误恢复控制信号输入端连接到原地错误纠正选择器的另一个输入端；原地错误纠正选择器的原地恢复数据输出信号连接到从锁存器电路；从锁存器电路的输出信号分别连接到数据输出端、亚稳态监测电路输入端、错误信号产生电路输入端；影子锁存器电路的延迟采样数据输出信号连接到错误信号产生电路的另一个输入端；错误信号产生电路产生时序监测错误信号输入到错误信号整合电路输入端；亚稳态监测电路产生的亚稳态监测错误信号输入到错误信号整合电路的另一个输入端；错误信号整合电路的输出为上监测电路的错误信号输出端。

3.根据权利要求2所述的面向CPU流水线的错误恢复电路，其特征在于：所述片上监测电路（1）包括两个输入端口和两个输出端口，分别为数据输入端、原地错误恢复控制信号输入端、数据输出端和错误信号输出端；数据输入端与片上监测电路所插入位置的前一级流水线的数据信号输出端相连；原地错误恢复控制信号输入端与原地错误恢复模块的原地错误恢复控制信号输出端相连；数据输出端与片上监测电路所插入位置的后一级流水线的数据信号输入端相连；错误信号输出端与一个错误信号传递整合电路输入端相连；错误信号传递整合电路由N-1个寄存器与N-2个两输入或门交替连接组成，用于将流水线各级产生的错误信号随指令向后级传递并最终整合为一个错误信号；两输入或门的一个输入端连接寄存器输出端，另一个输入端与片上监测电路的错误信号输出端相连。

4.根据权利要求1所述的面向CPU流水线的错误恢复电路，其特征在于：所述错误信号统计模块（2）包括两个计数器，分别计算CPU工作的周期数和错误信号的数量。