[发明专利]集约式数据帧队列控制器及控制方法

说明书

技术领域

本发明属于计算机控制技术领域，涉及一种集约式数据帧队列控制器及控制方法，尤其涉及一种对交换机和通信节点中数据帧队列管理的集约式数据帧队列控制器及控制方法。

背景技术

在高速通信系统设计中，为了保证系统的传输效率和通信服务质量，需要在交换机、通信节点中需要采用大量的存储资源存放数据帧以缓解通信接口与上层处理访问速率不匹配。

通信系统的硬件设计往往采用FPGA可编程器件实现，而受芯片工艺限制，FPGA内部存储资源有限，因此FPGA存储资源成为制约高速通信系统设计的瓶颈。

传统的数据帧存储管理采用以最大数据帧长为单位，将存储区划分为等长的存储块，构成一个环形缓冲队列。该方法简单。传统的数据帧存储管理采用以最大数据帧长为单位，将存储区划分为等长的存储块，存储块从零开始，顺序编号，构成一个环形缓冲队列。该方法简单。但在实际应用过程中，传输的数据帧长度往往小于最大帧长度。队列中每个数据块的长度必须不小于最大数据帧的长度。例如：以太网数据帧的取值范围为64-1518字节，数据块的长度不能小于1518字节，当传输的帧长为64字节时，该数据块的利用率只有4.2%（64/1518）。因此，传统的数据帧存储管理对存储资源利用率低，设计成本高。

发明内容

为了解决背景技术中存在的上述技术问题，本发明提供了一种可实现数据帧的紧密存储排列、可提高有限存储资源利用率、有效地解决存储资源的瓶颈问题、有利于在现有FPGA芯片基础上实现高性能的交换机和通信接口以及可降低硬件设计难度和成本的集约式数据帧队列控制器及控制方法。

本发明的技术解决方案是：本发明提供了一种集约式数据帧队列控制器，其特殊之处在于：所述集约式数据帧队列控制器包括用于顺序存放所有数据帧首地址的FIFO、用于存储器存放数据帧长度和内容的共享存储资源的双端口存储器以及用于实现数据帧队列控制管理的专用控制逻辑；所述专用控制逻辑分别与FIFO以及双端口存储器相连。

上述专用控制逻辑包括用于存放环形队列包括队列首地址QueueHeadPtr、队列尾地址QueueTailPtr、队列长度QueueLength、最大数据帧长Frame_MAXLen的控制寄存器组；

根据控制寄存器组中队列首地址QueueHeadPtr、队列尾地址QueueTailPtr，获取双端口存储器中空闲存储空间，将数据帧的长度和内容写入到双端口存储器中，同时将数据帧在双端口存储器的首地址写入到FIFO，并调整队列尾地址QueueTailPtr的输入控制单元；

以及读取FIFO中的数据帧首地址，根据数据帧首地址从双端口存储器中读取数据帧，并调整队列首地址QueueHeadPtr的输出控制单元；

所述输入控制单元通过双端口存储器接入输出控制单元；所述控制寄存器组分别与FIFO以及双端口存储器相连。

一种集约式数据帧队列控制器的控制方法，其特殊之处在于：所述控制方法包括以下步骤：

1）对控制寄存器组以及FIFO进行初始化；

2）数据帧输入单元将新收到数据帧写入到双端口存储器，并将数据帧的地址写入到FIFO中；

3）数据帧输出单元从FIFO中获取数据帧首地址，根据数据首帧从双端口存储器读取数据帧的内容。

上述步骤1）的具体实现方式是：

1.1）设置队列首地址和队列尾地址：将控制寄存器组中的队列首地址QueueHeadPtr、队列尾地址QueueTailPtr分别设置为零；

1.2）设置队列长度：根据双端口存储器的大小设置控制寄存器组中队列长度QueueLength；

1.3）设置最大数据帧长：按照预先定义最大帧长，设置控制寄存器组中最大数据帧长Frame_MAXLen；Frame_MAXLen取值为4字节的整数倍；

1.4）对FIFO进行复位：复位FIFO，清空FIFO中存放的所有信息。

上述步骤1.3）中的取值范围是在32-4096字节之间。

上述步骤2）的具体实现方式是：

2.1）判断双端口存储器的空满状态：若数据帧环形队列满，则直接丢弃该数据帧；若否，则执行步骤2.2）；

2.2）判断FIFO状态：判断FIFO是否已满，若FIFO已满，则直接丢弃该数据帧；若否，则执行步骤2.3）；

2.3）计算数据帧在存储单元中首地址：所述数据帧在存储单元中的首地址是双端口存储器在逻辑上构成一个数据帧环形队列的尾地址QueueTailPtr；