[发明专利]一种危机应急处理多核心微控制器仲裁架构及其工作模式

权利要求书

1.一种危机应急处理多核心微控制器仲裁架构，其特征在于，包括：

多核心微控制器(1)，其为数量为偶数的基于精简指令集或复杂指令集的核心组成的处理单元，实现处理微控制器中的数据；

非挥发性存储器(2)，其与所述多核心微控制器(1)中的每个核心独立连接，用于保存或恢复所述多核心微控制器(1)中每个核心的数据；

非挥发寄存器文件(3)，其与所述多核心微控制器(1)中的每个核心独立连接，用于保存或恢复所述多核心微控制器的数据；

挥发性公用存储器(4)，其与所述多核心微控制器(1)连接，用于存储所述多核心微控制器(1)中的公用数据；

输入输出接口控制单元(5)，其与所述多核心微控制器(1)及挥发性公用存储器(4)连接，用于控制所述多核心微控制器(1)的输入输出；

仲裁逻辑单元(6)，其与所述多核心微控制器(1)连接，用于对所述多核心微控制器(1)中的多核心处理数据进行仲裁。

2.如权利要求1所述危机应急处理多核心微控制器仲裁架构，其特征在于，所述非挥发性存储器(2)包括程序存储器与数据存储器。

3.如权利要求1所述危机应急处理多核心微控制器仲裁架构，其特征在于，所述非挥发性存储器(2)和非挥发寄存器文件(3)均是位级的非挥发存储器和非挥发寄存器文件，其每一个比特既具有通常存储器或寄存器文件功能的通常存储单元，又具有非挥发存储单元。

4.如权利要求3所述的危机应急处理多核心微控制器仲裁架构，其特征在于，所述位级非挥发存储器和非挥发寄存器文件中通常存储单元中的数据可以存入相应的非挥发存储单元，非挥发存储单元中的数据也可以恢复到相应的通常存储单元中。

5.一种危机应急处理多核心微控制器仲裁架构的工作模式，其特征在于，包括：

正常工作模式，所述多核心微控制器(1)处于全速并行工作状态，所述多核心微控制器(1)中的每个核心分别处理不同的任务；

危机工作模式，当所述多核心微控制器(1)检测到危机时，所述多核心微控制器(1)根据处理核心的性能或预先设定的规则关闭奇数个核心，所述多核心微控制器(1)所剩的其它奇数核心同时处理一个任务，并由所述仲裁逻辑单元(6)对处理结果进行仲裁；

恢复工作模式，在处理完所述危机后，所述多核心微控制器(1)恢复至所述全速并行工作状态。

6.如权利要求5所述危机应急处理多核心微控制器仲裁架构的工作模式，其特征在于，所述危机工作模式包括：

数据保存步骤，当所述多核心微控制器(1)检测到危机时，所述多核心微控制器(1)将所述非挥发性存储器(2)和非挥发寄存器文件(3)中通常存储单元的数据保存到相应的非挥发存储单元中；

动态调整步骤，所述多核心微控制器(1)对所述核心进行检测，若其中的核心出现损坏或性能降低的情况，通过所述仲裁逻辑单元(6)关闭所述核心；若核心均未出现损坏或性能降低的情况，所述多核心微控制器(1)通过所述仲裁逻辑单元(6)按照预先设定的规则关闭奇数个核心；

逻辑仲裁步骤；所述多核心微控制器(1)剩余的其它奇数核心在所述仲裁逻辑单元(6)的协调下共同处理同一个任务，并由所述仲裁逻辑单元(6)对处理结果进行仲裁。

7.如权利要求5所述危机应急处理多核心微控制器仲裁架构的工作模式，其特征在于，所述恢复工作模式包括：

数据恢复步骤，所述多核心微控制器(1)的核心发出数据恢复控制信号将所述非挥发性存储器(2)和非挥发寄存器文件(3)中非挥发存储单元中的数据恢复到对应的通常存储单元中，所述多核心微控制器(1)中各个核心的存储器数据和寄存器数据得到恢复；

工作恢复步骤，所述仲裁逻辑单元(6)打开所述多核心微控制器(1)中的所有核心，所述多核心微控制器(1)中核心根据所述恢复的存储器数据与寄存器数据进入全速并行工作状态。