[发明专利]假信号滤波器电路和方法

说明书

技术领域

本发明涉及假信号滤波器(glitch filter)电路和方法。

背景技术

假信号滤波器是阻止窄脉冲且仅允许较宽的脉冲通过的电路。这在滤除电子系统中的开关颤动和其它噪声方面是有效的。多个标准要求假信号滤波器作为系统的一部分，如IIC、SWP、SLIM等。假信号滤波器为大多数输入/输出电路的一部分。

已知的假信号滤波器采用RC电路或电流源和电容器电路来产生用于对假信号进行滤波的延迟。

图1示出现有的假信号滤波器电路。

该电路包括输入缓冲器10和RC滤波器12。具有滞后现象的输出缓冲器14提供输出。

输入缓冲器通常包括非门(inverter gate)，该非门包括在电力干线之间串联的PMOS上晶体管和NMOS下晶体管。将输入提供至晶体管栅极，并且该栅极将其输出拉高或拉低。因此，在上升和下降假信号的滤波中包括单独的电阻器(或电流源)，因为PMOS和NMOS电阻是不同的。

这导致系统的上升和下降延迟出现差异。即使在RC电路中使用相同的电阻器和电容器，上升和下降延迟也可能存在不匹配，因为下一级滞后缓冲器14在不同的工艺角(process corner)中将具有偏斜(skew)的VIH和VIL值(VIL为可以被解释为逻辑“0”的最大输入电压，VIH为可以被解释为逻辑“1”的最小输入电压)。

将系统调整为具有匹配的上升和下降延迟对于一个工艺角是可行的。但这将随着工艺、电压和温度变化(PVT)而变化。

假信号滤波器引入的上升和下降延迟的差异对于在IIC电路中对50ns之类的长脉冲进行滤波的滤波器可能成为问题。这会导致占空比失真，扰乱系统定时，并会导致误差。

如上所述，这些问题的原因可能是滞后缓冲器可能具有偏斜的VIH和VIL电平，或不同的电阻可能用于上升和下降延迟。不可能在没有PVT补偿电路的情况下将滤波器调整为避免占空比失真。PVT补偿电路是复杂的并且采用静态功率，因此不将它用在I/O电路中。

本发明特别地关注上升和下降延迟变得不同且导致占空比失真，而不是延迟随着PVT的一般改变。

在典型的输入电路中，每一和每个模块引入占空比失真。因此，由一个模块引起的失真理论上可以另外补偿。然而，由于滤波器延迟与其它模块相比相当大(在IIC中为50ns至150ns)，所添加的占空比失真也将非常大且不可能进行补偿。

发明内容

根据本发明，提供了如在独立权利要求中限定的装置和方法。

在一个方面中，本发明提供了一种假信号滤波器电路，包括：

输入电路，用于检测至假信号滤波器的输入处的输入信号的上升和下降信号电平转变二者；

延迟电路，位于输入电路的输出处；

输出电路，用于在高电平和低电平之间反转假信号滤波器电路的输出；和

从输出电路至输入电路的反馈路径。

作为反馈路径(其将延迟反馈至输入)的结果，输入电路将假信号滤波器电路的输入处的输入信号的上升和下降信号电平转变二者都转换成相同类型的脉冲(即，或者上升脉冲，或者下降脉冲)。这些脉冲具有取决于延迟电路的延迟的持续时间。输入电路通过输入处的较短持续时间的假信号脉冲，因此输出包括所产生的脉冲以及假信号脉冲。延迟电路与输出电路结合具有滤除这些较短持续时间的假信号脉冲的效果。例如，可以在脉冲太短时防止输出电路反转。

本发明提供了可以不具有占空比失真的假信号滤波器电路。对于输入信号的上升沿和下降沿二者，延迟电路总是仅在上升脉冲或下降脉冲上操作。按照这种方式，可以使延迟功能(其可以为滤波功能)对称，例如，采用相同的RC时间常数。在存在PVT(工艺、电压和温度)变化时，上升和下降延迟将互相跟踪。

在一个示例中，输入电路包括XOR门或XNOR门，所述XOR门或XNOR门的输入连接至假信号滤波器电路的输入和输出。

滤波器电路优选地包括RC滤波器。这本质上用作延迟元件。可以采用其它基本假信号滤波器电路，包括电流源电路。

输出电路优选地包括锁存电路。这将脉冲转换回信号流。

本质上，输入电路通过将每个信号电平转变转换成一对转变(即，脉冲)而使信号频率加倍，输出电路通过将每个脉冲(即，两个信号电平转变)转换回单个信号电平转变而使频率减半。在输入电路和输出电路功能之间，滤除假信号脉冲。

输出电路可以包括反转(toggle，即T型)触发器。

本发明还提供包括本发明的假信号滤波器电路的输入/输出电路。