[发明专利]栅极扫描器驱动电路及其移位寄存器

说明书

技术领域

本发明涉及一种移位寄存器，尤指涉及一种用于栅极扫描器驱动电路中的移位寄存器。

背景技术

图1为现有技术显示面板100的示意图。显示面板100包含栅极扫描器驱动电路102及像素阵列112。栅极扫描器驱动电路102包含多级移位寄存器。每一级移位寄存器通过各别的扫描线110，按顺序输出各别的栅极信号至像素阵列112。

图2为图1栅极扫描器驱动电路102的时序图。图2以图1的第N-1级移位寄存器104、第N级移位寄存器106及第N+1级移位寄存器108为例，以方便说明。图2的横轴为时间t，纵轴为电压值，从上至下为第二时钟信号XCK、第一时钟信号CK、第N-1级移位寄存器104输出的栅极信号Gn-1、第N级移位寄存器106输出的栅极信号Gn及第N+1级移位寄存器108输出的栅极信号Gn+1。于T1时段，第二时钟信号XCK由低电位上升至高电位，第N-1级移位寄存器104根据第二时钟信号XCK的电位输出高电位栅极信号Gn-1；于T2时段，第一时钟信号CK由低电位上升至高电位，第N级移位寄存器106根据第一时钟信号CK的电位输出高电位栅极信号Gn；于T3时段，第二时钟信号XCK再次由低电位上升至高电位，第N+1级移位寄存器108根据第二时钟信号XCK的电位输出高电位栅极信号Gn+1。也即，栅极扫描器驱动电路102中相邻的移位寄存器中，接收第二时钟信号XCK及第一时钟信号CK的输入节点的位置需交错对调以输出各别的栅极信号，且第N+1级移位寄存器输出的栅极信号Gn+1在时序上紧接着第N级移位寄存器输出的栅极信号Gn，即栅极信号Gn+1是栅极信号Gn位移一次的波形。

若要使栅极信号Gn与栅极信号Gn+1相隔半个第一时钟信号CK周期的时间，也就是栅极信号Gn+1是栅极信号Gn移位两次的波形，则必须将第N级移位寄存器106的电路重复布局两次，以达到位移两次的结果。若要使相邻的每一级移位寄存器输出的栅极信号都相隔半个第一时钟信号CK周期的时间，则每一级移位寄存器都要布局两组重复的电路，如此会增加栅极扫描器驱动电路102中的移位寄存器内部的元件数量及所需要的布局空间，不符合当今要缩小显示面板边框的趋势。

发明内容

本发明的一实施例揭示一种栅极扫描器驱动电路。该栅极扫描器驱动电路包含第N级移位寄存器及第N+1级移位寄存器。该第N级移位寄存器包含上拉单元、驱动单元、第一下拉单元、第二下拉单元及第三下拉单元。该第N+1级移位寄存器包含上拉单元、驱动单元、第一下拉单元、第二下拉单元及第三下拉单元。

本发明的另一实施例揭示一种第N级移位寄存器。该第N级移位寄存器包含上拉单元、驱动单元、第一下拉单元、第二下拉单元及第三下拉单元。该上拉单元用以根据第一时钟信号、第二时钟信号及起始信号提供第一上拉信号。该驱动单元用以根据该第一上拉信号提供驱动信号，及根据该第一时钟信号及该驱动信号提供栅极信号。该第一下拉单元用以根据该第一时钟信号下拉该第一上拉信号。该第二下拉单元用以根据第二上拉信号，下拉该驱动信号。该第三下拉单元用以根据该第二时钟信号，下拉该栅极信号。

本发明实施例揭示的每一级移位寄存器不需布局两组重复的电路，即可输出前一级移位寄存器的栅极信号移位两次后的栅极信号，可减少移位寄存器内部的元件数量及所需要的布局空间。另外，本发明实施例提供的栅极扫描器驱动电路中的相邻两级的移位寄存器耦接第一时钟信号CK及第二时钟信号XCK的输入节点的位置不需对调，可简化时钟信号的设计。

附图说明

图1为现有技术显示面板的示意图；

图2为图1栅极扫描器驱动电路的时序图；

图3为本发明一实施例说明栅极扫描器驱动电路的示意图；

图4为本发明一实施例说明图3的移位寄存器的示意图；

图5为本发明一实施例说明图4移位寄存器动作的时序图；

图6为本发明一实施例说明图3栅极扫描器驱动电路的时序图；

图7为本发明另一实施例说明图3栅极扫描器驱动电路的时序图；

图8为本发明另一实施例说明移位寄存器的示意图；

图9为本发明一实施例说明图8的移位寄存器动作的时序图。

附图标记

100：显示面板                102：栅极扫描器驱动电路

112：像素阵列                110：扫描线

104：第N-1级移位寄存器       106、306：第N级移位寄存器