[发明专利]浅沟槽隔离结构的形成方法

说明书

技术领域

本发明涉及半导体技术，特别涉及一种浅沟槽隔离结构的形成方法。

背景技术

随着半导体工艺进入深亚微米时代，在不同的器件之间，例如CMOS晶体管中的NMOS晶体管和PMOS晶体管之间的隔离均采用浅沟槽隔离结构（STI）进行隔离。

传统的浅沟槽隔离结构的形成方法包括：提供半导体衬底，在所述半导体衬底表面形成垫氧化层，在所述垫氧化层表面形成研磨阻挡层；在所述研磨阻挡层表面形成图形化的光刻胶层，所述图形化的光刻胶层暴露出研磨阻挡层的部分区域；对所述暴露出的研磨阻挡层、垫氧化层和半导体衬底进行刻蚀，在所述半导体衬底内形成沟槽；在所述沟槽内填充满绝缘材料，形成浅沟槽隔离结构。

随着半导体工艺的发展，器件的尺寸变得越来越小，所形成的沟槽的开口尺寸也变得越来越小，但由于为了保证绝缘性能，所述浅沟槽隔离结构需要保持一定的深度，因此所形成的沟槽的深宽比变得越来越大。为了使得绝缘介质材料能顺利地填充满所述大深宽比的沟槽，避免最终形成的浅沟槽隔离结构因为未能完全填充形成空洞，现有技术形成的沟槽为“V”形沟槽或倒梯形沟槽。所述“V”形沟槽或倒梯形沟槽的形成工艺为：刻蚀所述半导体衬底的同时在所述刻蚀形成的开口侧壁形成聚合物，使得所述最终形成的沟槽侧壁为倾斜的。

更多关于浅沟槽隔离结构的形成方法请参考专利号为US6713780B2的美国专利文献。

发明内容

本发明解决的问题是提供一种浅沟槽隔离结构的形成方法，使得形成的浅沟槽隔离结构的侧壁光滑平整，没有突起。

为解决上述问题，本发明技术方案提供了一种浅沟槽隔离结构的形成方法，包括：

提供半导体衬底，在所述半导体衬底表面形成垫氧化层，在所述垫氧化层表面形成研磨阻挡层，在所述研磨阻挡层上形成用于准分子激光光刻的光刻胶层；

利用准分子激光光刻工艺对所述光刻胶层进行曝光显影，形成第一开口；

以具有第一开口的光刻胶层为掩膜，对所述研磨阻挡层和垫氧化层进行刻蚀，形成第二开口，所述第二开口贯穿所述研磨阻挡层、垫氧化层及部分深度的半导体衬底，其中，刻蚀所述垫氧化层和部分深度的半导体衬底的同时在第二开口侧壁形成聚合物，使得半导体衬底内的第二开口侧壁具有一定的倾斜度；

对所述第二开口暴露出的半导体衬底进行刻蚀，形成侧壁倾斜的沟槽；

在所述沟槽内和研磨阻挡层上形成绝缘材料，并对所述绝缘材料进行化学机械研磨，直到终止于研磨阻挡层，形成浅沟槽隔离结构。

可选的，刻蚀所述垫氧化层的工艺参数包括：刻蚀气体包括SF₆和CH₂F₂，其中，所述SF₆的流量范围为10sccm～30sccm，所述CH₂F₂的流量范围为30sccm～50sccm，反应腔温度的范围为60摄氏度～70摄氏度，反应腔压强的范围为5毫托～15毫托，射频功率源的功率范围为200瓦～600瓦，偏置功率源的功率范围为70瓦～200瓦。

可选的，通过调整所述刻蚀气体的C/F比，控制在第二开口侧壁形成的聚合物的量，控制半导体衬底内的第二开口的侧壁倾斜度，使得半导体衬底内的第二开口的侧壁倾斜度与沟槽的侧壁倾斜度一致。

可选的，所述研磨阻挡层的材料为氮化硅或氮氧化硅。

可选的，还包括：在所述研磨阻挡层和光刻胶层之间形成硬掩膜层，形成第二开口后，以所述硬掩膜层为掩膜，对所述第二开口暴露出的半导体衬底进行刻蚀，形成侧壁倾斜的沟槽，且形成绝缘材料后，利用化学机械研磨去除研磨阻挡层上的绝缘材料和硬掩膜层。

可选的，所述硬掩膜层的材料为氧化硅或无定形碳。

可选的，采用同一刻蚀工艺刻蚀所述硬掩膜层、研磨阻挡层和垫氧化层。

可选的，刻蚀所述硬掩膜层、刻蚀所述研磨阻挡层和刻蚀所述垫氧化层采用不同的刻蚀工艺。

可选的，形成第二开口时，所述半导体衬底内的第二开口的深度大于或等于100埃。

可选的，还包括：在所述研磨阻挡层表面形成底部抗反射层，在所述底部抗反射层表面形成用于准分子激光光刻的光刻胶层，对所述光刻胶层进行曝光显影，形成第一开口后，刻蚀去除被第一开口暴露出的底部抗反射层。

与现有技术相比，本发明具有以下优点：