[发明专利]高压IGBT器件的VLD终端及其制备方法

说明书

本发明揭示了一种高压IGBT器件的VLD终端及其制备方法，所述终端制作于半导体基板之上，半导体基板上分别设置有源区、过渡区和保护区；有源区设有基区与漂移区构成的IGBT元胞的并联结构；过渡区包括漂移区，同时与有源区及保护区相连，位于有源区之外、保护区之内；保护区包括VLD分压保护区及截止环保护区，VLD分压保护区位于保护区内侧，VLD分压保护区环绕过渡区，VLD分压保护区及基区在第一主平面内通过第一电极相连，截止环保护区位于保护区外侧，并独立于VLD分压保护区，截止环保护区环绕包围VLD分压保护区，截止环保护区包括第一导电类型截止环和第二导电类型截止环。本发明高压IGBT器件的VLD终端及其制备方法可节约芯片成本，提高IGBT产品的竞争力。

技术领域

本发明属于微电子技术领域，涉及一种高压IGBT（Insulated Gate BipolarTransistor，绝缘栅双极型晶体管）器件，尤其涉及一种高压IGBT器件的VLD 终端；同时，本发明还涉及上述高压IGBT器件的VLD终端的制备方法。

背景技术

反向偏置条件下PN结内部的电场分布强烈影响高压器件的击穿电压，如果在器件外围不加以结终端进行保护，主结边缘的高电场导致碰撞离化率上升，最终器件发生击穿。目前，已有很多成熟的结终端技术在平面功率器件上得到广泛的应用，包括场限环，场板，氩离子注入及结终端扩展技术。每种方法在各自的应用上表现的都很出色，但还是存在各自的缺陷，比如：场限环的设计和优化比较复杂，场板的应用受限于场板下面介质的介电强度，氩离子注入会导致反向的漏电流增加，而结终端扩展技术，优化过程比较复杂，另外，为了获得接近理想的平面结击穿电压，需要多个注入剂量递减的区域，复杂的工艺会增加结终端扩展技术的制作成本。

为了克服结终端扩展技术的缺点，Stengl等人提出了直接在轻掺杂区表面作随距离变化的掺杂作为降低表面峰值电场的方法，称VLD终端技术，即横向变掺杂技术。VLD用的掩膜窗口根据需要可以设计为条形的或者孔状的，条形的密度及空隙，孔形的密度及孔径决定了注入后的杂质平均密度。再经过后续的热扩散过程，最终杂质的分布是渐变的，理论上可以得到最佳的表面电场，并使终端所占的面积最小。

理想结终端的击穿电压比实际芯片上的终端耐压要高，实际芯片的终端工作时必须考虑外部电荷的影响，因此，不仅仅封装或者钝化层的材料需要能够阻止外部离子（电荷）的侵入，终端结构的设计也需要能够抵御外部离子电荷。表面的可动电荷改变了表面等势线的分布即改变了表面电场分布，峰值电场的移动方向与表面电荷的极性相关。对于Ptype VLD，正的外部电荷条件下VLD耗尽层偏向内部有源区，峰值电场向VLD结构内部移动，峰值电场变化不大，因此P type VLD可以承受外部正电荷的影响。负的外部电荷条件下Ptype VLD耗尽层偏向 VLD外部，峰值电场向VLD外部移动，因此峰值电场降低，由于耐压等于电场强度的积分，因此此时击穿电压下降。Tatjana等人研究发现通过在场限环加场板结构基础上增加环左右的N/P截止层可以很好地抑制外界正负电荷使表面反型产生的影响，本发明通过与有源区相兼容的工艺，将N/P截止层引入到VLD 终端结构中，以改善外部离子电荷的不利影响。

发明内容

本发明所要解决的技术问题是：提供一种高压IGBT器件的VLD终端，可节约芯片成本，提高IGBT产品的竞争力。

此外，本发明还提供一种高压IGBT器件的VLD终端的制备方法，可节约芯片成本，提高IGBT产品的竞争力

为解决上述技术问题，本发明采用如下技术方案：

一种高压IGBT器件的VLD终端，其特征在于，所述终端制作于半导体基板之上，半导体基板上分别设置有源区、过渡区和保护区,有源区设有基区与漂移区构成的IGBT元胞的并联结构，过渡区包括漂移区，保护区包括VLD分压保护区及截止环保护区；

所述过渡区同时与有源区及保护区相连，位于有源区之外、保护区之内；