[发明专利]拓扑绝缘体结构的制备方法

权利要求书

1.一种拓扑绝缘体结构的制备方法，包括：

提供一钛酸锶基底，该钛酸锶基底具有(111)晶面的表面，该钛酸锶基底设置在压强小于1.0×10^-8 Pa的分子束外延反应腔体中；

将该钛酸锶基底在该分子束外延反应腔体中进行热处理，使该表面清洁；

加热该钛酸锶基底并在该分子束外延反应腔体中同时形成Bi、Sb、Cr及Te的束流，并控制Bi、Sb、Cr及Te的束流的流量从而控制Bi、Sb、Cr及Te之间的比例，使Cr在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的空穴型载流子与Bi在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的电子型载流子基本相互抵消，从而在该钛酸锶基底的该表面形成磁性掺杂拓扑绝缘体量子阱薄膜，该磁性掺杂拓扑绝缘体量子阱薄膜的材料由化学式Cr_y(Bi_xSb_1-x)_2-yTe₃表示，其中0<x<1，0<y<2，该磁性掺杂拓扑绝缘体量子阱薄膜的厚度为3QL至5QL。

2.如权利要求1所述的拓扑绝缘体结构的制备方法，其特征在于，该提供一钛酸锶基底的步骤包括：

将该钛酸锶基底切割出(111)晶面的表面；

将该钛酸锶基底在的去离子水中加热；以及

将该钛酸锶基底在氧气和氩气氛围中800℃至1200℃灼烧。

3.如权利要求1所述的拓扑绝缘体结构的制备方法，其特征在于，该热处理的温度为600℃，热处理的时间为1小时至2小时。

4.如权利要求1所述的拓扑绝缘体结构的制备方法，其特征在于，V_Te>(V_Cr+V_Bi+V_Sb)，V_Te、V_Bi、V_Sb及V_Cr分别为该Bi、Sb、Cr及Te的流量。

5.如权利要求1所述的拓扑绝缘体结构的制备方法，其特征在于，(V_Cr+V_Bi+V_Sb):V_Te为1:10至1:15。

6.如权利要求1所述的拓扑绝缘体结构的制备方法，其特征在于，该Bi、Sb、Cr及Te的束流为通过加热Bi、Sb、Cr及Te的蒸发源形成，该Bi、Sb、Cr及Te的束流的流量通过控制Bi、Sb、Cr及Te的蒸发源的加热温度进行控制。

7.如权利要求1所述的拓扑绝缘体结构的制备方法，其特征在于，所述加热该钛酸锶基底的加热温度为180℃至250℃。

8.如权利要求1所述的拓扑绝缘体结构的制备方法，其特征在于，先在钛酸锶基底具有第一温度时形成第1层QL的磁性掺杂拓扑绝缘体量子阱薄膜，并在钛酸锶基底具有第二温度时形成另外4层QL的磁性掺杂拓扑绝缘体量子阱薄膜，该第二温度大于该第一温度。

9.如权利要求1所述的拓扑绝缘体结构的制备方法，其特征在于，在形成该磁性掺杂拓扑绝缘体量子阱薄膜后进一步包括一退火步骤，该退火温度为180℃至250℃，退火时间为10分钟至1小时。

10.如权利要求1所述的拓扑绝缘体结构的制备方法，其特征在于，0.05<x<0.3，0<y<0.3，且1:2<x:y<2:1。