[发明专利]电平移位电路及半导体集成电路

说明书

技术领域

本发明涉及一种使用晶体管的电平移位电路。此外，本发明涉及其驱动方法。

背景技术

近年来，为了电子设备进一步高性能化，对具有多个功能的电路诸如CPU（Central Processing Unit：中央处理器）及存储器安装在一个芯片中的LSI等半导体集成电路进行研究开发。上述集成电路的电源电压被要求低电压化以实现低耗电量化。当在电源电压不同的具有多个功能的电路间传达信号时，需要进行信号的电平转换。

作为电平转换的一个方法，在专利文献1中公开了电平移位电路，其中将N沟道MOS晶体管的栅极及漏极都连接到电源电压VDD，将源极连接到CMOS反相器电路的电源电路端子。在专利文献1所记载的电平移位电路中，通过将相当于N沟道MOS晶体管的背栅极的P阱连接到GND，控制阈值电压，来输出电平移位电路的输出脉冲的“H”电平比电源电压VDD低的波形，其差大概等于MOS晶体管的阈值电压的值。

[专利文献1]日本专利申请公开2001-77684号公报。

但是，控制连接到反相器的晶体管的阈值电压来转换电平的方式不容易高精度地控制输出端子的电压。这是因为因各个晶体管的阈值电压的偏差而输出端子的电压变动的缘故。

此外，当通过使用多个上述电平移位电路在电源电压不同的具有多个功能的电路间传达信号时，为了多个电平移位电路的每一个输出不同电压，需要分别控制连接到反相器的晶体管的阈值电压。

在这一点上，在专利文献1所记载的电平移位电路中，为了变动晶体管的阈值电压需要变动衬底电压。由于当变动衬底电压时其他电路的晶体管的阈值电压也变动，所以难以分别控制多个晶体管的阈值电压。此外，由于为了分别控制多个晶体管的阈值电压需要另行设置电路，所以电路规模增大。

此外，当使用硅片制造多个电平移位电路时，为了分别变动连接到反相器的晶体管的阈值电压，需要分别变动晶体管的L长度或沟道掺杂量，电路的设计变得复杂。

发明内容

鉴于上述问题，本发明的一个方式的目的之一是提供一种小型化了的电平移位电路。此外，本发明的一个方式的目的之一是提供一种能够从多个输出端子输出具有不同振幅的输出信号的电平移位电路。另外，本发明的一个方式的目的之一是提供一种通过使用上述电平移位电路来进一步小型化、低耗电量化的半导体集成电路。

本发明的一个方式是一种电平移位电路，包括：被施加第一电源电位的第一输入端子；被施加第二电源电位的第二输入端子；被施加第三电源电位的第三输入端子；被施加第一输入信号的第四输入端子；输出信号的第一输出端子；n型的第一晶体管；以及包括p型的第二晶体管及n型的第三晶体管的反相器电路。

n型的第一晶体管在氧化物半导体膜中形成沟道形成区并包括夹着氧化物半导体膜设置的一对栅电极。优选一对栅电极的一个隔着第一栅极绝缘膜与氧化物半导体膜重叠，而一对栅电极的另一个隔着第二栅极绝缘膜与氧化物半导体膜重叠。在此，一对栅电极的一个为第一晶体管的第一栅电极。此外，一对栅电极的另一个为第一晶体管的第二栅电极（也称为背栅极）。另外，第一晶体管的阈值电压由第二栅电极的电位的电平，更具体地，由源电极与第二栅电极之间的电位差控制。第一晶体管的阈值电压的变化量ΔV_th可以由施加到第二栅电极的第二电源电位控制。

另外，在本说明书等中，晶体管的阈值电压的变化量是指对晶体管的第二栅电极施加电位之前与之后的阈值的变化量。

此外，p型的第二晶体管及n型的第三晶体管在硅等的半导体膜中形成沟道形成区。该半导体膜可以使用硅、碳化硅等的单晶半导体膜、多晶半导体膜以及硅锗、镓砷、磷化铟等的化合物半导体膜形成。

第二晶体管的栅电极及第三晶体管的栅电极与第四输入端子连接，第二晶体管的漏电极及第三晶体管的源电极与第一输出端子连接。此外，第三晶体管的漏电极与第三输入端子连接。

第一晶体管的源电极及第一栅电极与第一输入端子连接，第二栅电极与第二输入端子连接，漏电极与第二晶体管的源电极连接。

因此，根据本发明的一个方式的电平移位电路当输入信号从低电平变为高电平时从反相器电路的第一输出端子输出第三电源电位。此外，当输入信号从高电平变为低电平时，从反相器电路的第一输出端子输出第一电源电位减第一晶体管的阈值电压的变化量而获得的电位。第一晶体管的阈值电压可以由施加到第二栅电极的第二电源电位控制。

通过使用氧化物半导体膜的第一晶体管的阈值电压由施加到第二栅电极的电位来变动，可以容易地控制从反相器电路输出的电位。