[发明专利]3DIC堆叠器件及制造方法

说明书

本申请要求于2012年6月27日提交的标题为“3D IC Stacking Device and Method of Manufacture”的美国临时专利申请第61/665,123号的优先权，其内容结合于此作为参考。

技术领域

本发明总的来说涉及半导体领域，更具体地，涉及3D IC堆叠器件及制造方法。

背景技术

自从发明了集成电路(IC)，半导体行业就由于各种电子元件(即，晶体管、二极管、电阻器、电容器等)的集成密度的持续改进而经历了快速发展。在很大程度上，集成密度的这种改进源于最小部件尺寸的反复减小，这允许将更多的元件集成到给定面积中。

实际上，这些集成改进基本上是二维(2D)的，因为集成元件所占的体积主要在半导体晶圆的表面上。虽然光刻的巨大改进在2D IC形成中引起相当大的改进，但能够二维实现的密度存在物理限制。一个这样的限制是制造这些元件所需的最小尺寸。而且，当将更多的器件置于一个芯片中时，需要更复杂的设计。

在进一步增加电路密度的努力中，研究出了三维(3D)IC。在3D IC的典型形成工艺中，两个管芯接合到一起并且在每个管芯和衬底上的接触焊盘之间形成电连接。例如，一种尝试涉及将两个管芯接合到对方的顶部。然后，堆叠的管芯被接合至载体衬底并且导线将每个管芯上的接触焊盘电连接至载体衬底上的接触焊盘。

发明内容

根据本发明的一个方面，提供了一种形成器件的方法，包括：在第一载体晶圆上放置一个或多个底部管芯；在一个或多个底部管芯之间形成第一模塑料，以露出一个或多个底部管芯上的电接触件；将一个或多个底部管芯和第一模塑料连接至第二载体晶圆；减薄一个或多个底部管芯以露出穿过一个或多个底部管芯形成的通孔；沿着一个或多个底部管芯的背面形成针对通孔的电接触件；以及将一个或多个顶部管芯连接至一个或多个底部管芯。

优选地，第一模塑料覆盖一个或多个底部管芯的底面。

优选地，形成第一模塑料包括减薄第一模塑料露出一个或多个底部管芯上的电接触件。

优选地，该方法还包括在一个或多个底部管芯上方形成再分布层。

优选地，再分布层在第一模塑料之上延伸。

优选地，该方法还包括形成在一个或多个底部管芯上方的第二模塑料。

根据本发明的另一方面，提供了一种制造半导体器件的方法，包括：第一半导体管芯连接至载体，第一半导体管芯包括第一外部接触件；将第二半导体管芯连接至载体，第二半导体管芯包括第二外部接触件；用密封剂封装第一半导体管芯和第二半导体管芯；去除部分密封剂以露出第一外部接触件和第二外部接触件；减薄第一半导体管芯和第二半导体管芯以在第一半导体管芯中形成第一衬底通孔以及在第二半导体管芯中形成第二衬底通孔；将第三半导体管芯电连接至第一衬底通孔并将第四半导体管芯电连接至第二衬底通孔。

优选地，该方法还包括封装第三半导体管芯和第四半导体管芯。

优选地，该方法还包括：在封装第三半导体管芯和第四半导体管芯之后，在第一外部接触件上形成第三外部接触件。

优选地，该方法还包括形成与第一外部接触件电连接的再分布层。

优选地，在减薄第一半导体管芯和第二半导体管芯之前形成再分布层。

优选地，该方法还包括：在将第三半导体管芯电连接至第一衬底通孔之后，形成与再分布层电连接的第三外部接触件。

优选地，将第三半导体管芯电连接至第一衬底通孔还包括使第三半导体管芯偏离第一半导体管芯。

优选地，在将第三半导体管芯电连接至第一衬底通孔之后，第三半导体管芯悬突于第一半导体管芯上方。

根据本发明的又一方面，提供了一种半导体器件，包括：第一半导体管芯，被第一密封剂封装；至少一个衬底通孔，延伸穿过第一半导体管芯的至少一部分并且在第一半导体管芯的第一侧上露出；第一外部连接件，位于第一半导体管芯的第二侧上；以及第三半导体管芯，与至少一个衬底通孔电连接，第三半导体管芯在密封剂上方延伸。

优选地，该半导体器件还包括：第二半导体管芯，被第一密封剂封装；以及第四半导体管芯，与第二半导体管芯电连接，第四半导体管芯在第一密封剂上方延伸。

优选地，通过第二密封剂封装第三半导体管芯与第四半导体管芯。

优选地，该半导体器件还包括与第一外部连接件电连接的第一再分布层，第一再分布层在第一密封剂上方延伸。