[发明专利]合成孔径雷达成像系统的矩阵转置方法及转置装置有效
| 申请号: | 201210553860.9 | 申请日: | 2012-12-19 |
| 公开(公告)号: | CN103048644A | 公开(公告)日: | 2013-04-17 |
| 发明(设计)人: | 易勇军;宗竹林;郑侃;张军;何訸;王超 | 申请(专利权)人: | 电子科技大学 |
| 主分类号: | G01S7/02 | 分类号: | G01S7/02;G01S13/90 |
| 代理公司: | 电子科技大学专利中心 51203 | 代理人: | 詹福五 |
| 地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 合成孔径雷达 成像 系统 矩阵 方法 装置 | ||
1.合成孔径雷达成像系统的矩阵转置方法,包括:
步骤I.合成孔径雷达回波矩阵数据的输入:转置处理器中的通讯单元将PC机输入的待转置的合成孔径雷达回波数据矩阵的大小、以及SDRAM最大行地址数和最大列地址数送入参数配置单元后,转步骤II;通讯单元同时将PC机输入的合成孔径雷达回波矩阵数据陆续送入输入缓存单元后,转步骤III;
步骤II.对输入回波数据矩阵的分割及读写地址的生成:将待转置矩阵分割成行数个子矩阵,即将待转置矩阵中每一行的数据组成一个子矩阵,每个子矩阵的行数等于待转置矩阵的列数的平方除以SDRAM的最大列地址数后的平方根、子矩阵的列数等于SDRAM的最大列地址数的平方根;然后按照以下方法分别在写地址单元中生成写地址、在读地址单元中生成读地址后,转步骤III;其中:
写地址生成:首先从第一个子矩阵块的第一行的第一个地址开始依次至该行最后一个地址写完,再从该子矩阵块的第二行的第一个地址开始依次至该行最后一个地址写完,直至该子矩阵块的最后一行的最后一个地址写完;按以上方式再依次对二个子矩阵块、第三个子矩阵块,直到最后的一个子矩阵块进行写地址处理,以完成写地址;
读地址生成:首先从第一行子矩阵中第一个子矩阵块的第一行第一列的地址开始、依次至最后一个子矩阵块的第一行第一列的地址的读入,然后从第二行子矩阵中第一个子矩阵块的第一行第一列的地址开始、依次至该行子矩阵中最后一个子矩阵块的第一行第一列的地址的读入,按以上方式再依次从第三行子矩阵中第一个子矩阵块的第一行第一列的地址开始、依次至该行子矩阵中最后一个子矩阵块的第一行第一列的地址的读入,再依次进行直至最后一行子矩阵中最后一个子矩阵块的第一行第一列地址的读入,从而完成对各行子矩阵中各子矩阵块的第一行第一列地址的读入;按以上方式再依次完成对各行子矩阵中的各子矩阵块的第一行第二列、第一行第三列,至最后一行子矩阵中最后一个子矩阵块的第一行最后一列地址的读入;再按上述方式循环进行,依次完成对各行子矩阵中各子矩阵块第二行第一列、至第二行最后一列地址的读入;仍按以上方式直至对各行子矩阵中各子矩阵块最后一行最后一列地址的读入,从而生成读地址;
步骤III.将缓存的回波矩阵数据写入SDRAM:将由步骤I陆续存入输入缓存单元的矩阵数据由SDRAM控制单元按步骤II生成的写地址陆续经转置处理器上的输入/输出接口写入SDRAM中,写入的方法是将待转置的合成孔径雷达回波数据矩阵的每一整行数据写入SDRAM内的一个子矩阵块中,一直到待转置的合成孔径雷达回波数据矩阵全部写入SDRAM中后,存储待用并转步骤IV;
步骤IV.将回波矩阵数据读入输出缓存单元及回波矩阵数据的转置输出:将步骤III存储待用的矩阵数据由SDRAM控制单元按步骤II生成的读地址,依次将每一个子矩阵块的第一个数据读出并经转置处理器上的输入/输出接口陆续读入输出缓存单元中,同时将读入输出缓存单元中的回波矩阵数据陆续输入并串转换单元,然后经并串转换单元进行并串处理之后依次输往成像处理器;待所有子矩阵块的第一个数据读出完成后,再陆续读出各子矩阵块的第二个数据,仍按以上方式陆续读入输出缓存单元,再经并串转换单元处理后输往成像处理器;接着读取各子矩阵块的第三个数据,一直到所有子矩阵块的最后一个数据读出并经并串转换单元处理后输往成像处理器;即完成对合成孔径雷达成像系统矩阵的转置处理。
2.按权利要求1所述合成孔径雷达成像系统的矩阵转置方法所用转置装置,包括:FPGA转置处理器,SDRAM,成像处理器,关键在于FPGA转置处理器中还包括通讯单元,参数配置单元及写地址单元、读地址单元,输入缓存单元,SDRAM控制单元,输出缓存单元,并串转换单元;而随机存取存储器为单片SDRAM;FPGA转置处理器中的通讯单元通过输入接口与PC机连接以接收待转置的合成孔径雷达回波数据、通过两个输出接口分别与输入缓存单元及参数配置单元的输入接口连接,参数配置单元则通过两个输出接口分别与写地址单元及读地址单元连接,而输入缓存单元及写地址单元、读地址单元的输出接口分别与SDRAM控制单元的输入接口连接,SDRAM控制单元通过其输出接口与输出缓存单元连接,输出缓存单元通过其输出接口与并串转换单元连接,而FPGA转置处理器则通过SDRAM控制单元的输入/输出接口与SDRAM连接、通过并串转换单元的的输出接口与成像处理器连接;以上所述各连接均为数据线连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210553860.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种治疗肺炎的中药组合物
- 下一篇:一种美肤仪射频枪头





