[发明专利]基于一阶矩的卷积器

权利要求书

1.一种卷积器，包括第一寄存器cnt1、递减器cnt2、第二寄存器cnt3、两行累加器组acc[1]，acc[2]以及M+1行寄存器组reg[0]，reg[1]，…，reg[M]，M是卷积长度N用二进制表示的比特数目；每一行寄存器组由N个寄存器构成，每一行累加器组由N个累加器构成；reg[0]由输入序列{x(n)}赋值，n＝0，1，2，…，N-1；

第一寄存器cnt1由输入序列{q(n)}赋值，cnt1的每个比特位cnt1[m]，m＝0，1，…M-1经过m个周期的延时后分别控制第m行的寄存器组赋值即ROR{x(n)}_m表示对序列{x(n)}右循环m个位置；经过M个时钟周期后，寄存器reg[M]的值为序列ROR{x(n)}_q(n)；

递减器cnt2由输入序列{p(i)}，i＝0，1，2，…，2^L-1赋值，L为数据位宽；当cnt2为0时，i＝i-1，递减器cnt2被更新赋值即cnt2＝p(i)，否则，n＝n-1，寄存器cnt1被更新赋值即cnt1＝q(n)；

第二寄存器cnt3由递减器cnt2延时M个时钟周期后对其赋值，当cnt3不为0，则acc[1]＝acc[1]+reg[M]，当cnt3为0，则acc[2]＝acc[2]+acc[1]；

当第二寄存器cnt3接收到最后一个值p(0)时，完成全部累加操作，acc[2]中的数据序列即为最终的卷积结果Y；

所述输入序列{p(i)}表示卷积核{h(n)}中数值为i的元素个数，所述输入序列{q(n)}的含义为：对卷积核{h(n)}先按数值大小重新排列，后按序号大小重新排列之后得到一新序列，q(n)对应为该新序列的第n个数值在原始卷积核{h(n)}中的序号。

2.根据权利要求1所述的卷积器，其特征在于，包括多个卷积器和一个加法器组，其中该加法器组包含N个加法器；将卷积核{h(n)}中的数据二进制化后拆分为多个子卷积核，针对每一个子卷积核设置一个卷积器，各卷积器均连接加法器组，各卷积器的卷积结果通过加法器组移位相加得到最终卷积结果。

3.一种基于一阶矩的卷积器，包括第一寄存器cnt1、递减器cnt2、第二寄存器cnt3、第三寄存器cnt4、U+2行累加器组acc[1]，acc[2]和accU[j]，j＝0，1，2，…，U-1，以及M+1行寄存器组reg[0]，reg[1]，…，reg[M]；每一行寄存器组由N个寄存器构成，每一行累加器组由N个累加器构成；reg[0]由输入序列{x(n)}赋值，n＝0，1，2，…，N-1；

将卷积核{h(n)}中的数据二进制化后拆分成两部分之和即数据位宽L分解为L＝U+V，h_U(n)和h_V(n)分别是h(n)拆分后的高U比特和低V比特组成的数据；

第一寄存器由输入序列{q_V(n)}赋值，cnt1的每个比特位cnt1[m]，m＝0，1，…M-1经过m个周期的延时后分别控制第m行寄存器组赋值，即ROR{x(n)}_m表示对序列{x(n)}右循环m个位置；经过M个时钟周期后，寄存器reg[M]的值为序列ROR{x(n)}qV(n);]]>

递减器cnt2由输入序列{p_V(i)}，i＝0，1，2，…，2^V-1赋值；当cnt2为0时，i＝i-1，递减器cnt2被更新赋值即cnt2＝p_V(i)，否则，n＝n-1，寄存器cnt1被更新赋值cnt1＝q_V(n)；

第二寄存器cnt3由递减器cnt2延时M个时钟周期后对其赋值，第三寄存器cnt4由输入序列{h′_U(n)}赋值；

当i不为0且cnt3不为0，则n＝n-1，acc[1]＝acc[1]+reg[M]，cnt4被更新赋值即cnt4＝h′_U(n)，若此时cnt4的第j个比特位cnt4[j]为1，则accU[j]＝accU[j]+reg[M]；

当i不为0且cnt3为0，则acc[2]＝acc[2]+acc[1]；

当i为0且cnt3不为0，n＝n-1，cnt4被更新赋值即cnt4＝h′_U(n)，若此时cnt4的第j个比特位cnt4[j]为1，则accU[j]＝accU[j]+reg[M]；

当i为0且cnt3为0，acc[2]＝acc[2]+accU[j]_V+j，accU[j]_V+j表示accU[j]中的每个元素均左移V+j位，此时acc[2]中的数据序列为最终卷积结果；

所述输入序列{p_V(i)}表示卷积核{h_V(n)}中数值为i的元素个数，所述输入序列{q_V(n)}的含义为：对卷积核{h_V(n)}先按数值大小重新排列，后按序号大小重新排列之后得到一新序列，q_V(n)对应为该新序列的第n个数值在原始卷积核{h_V(n)}中的序号；所述输入序列{h′_U(n)}＝{h_U(q_V(0))，h_U(q_V(1))，…，h_U(q_V(N-1))}。