[发明专利]自对准多重图形化方法及硅基硬掩模组合物的应用

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种硅基硬掩模组合物作为RELACS材料的应用，以及利用该硅基硬掩模组合物来实现自对准多重图形化的方法。

背景技术

随着半导体器件尺寸的不断缩小，光刻特征尺寸逐渐接近甚至超过了光学光刻的物理极限，由此给半导体制造技术尤其是光刻技术提出了更加严峻的挑战。超紫外线（EUV）光刻技术具备更小光刻分辨率，但由于种种原因并不能实现光刻特征尺寸的缩小，因此需要继续拓展光刻技术。借助于更极端的分辨率增强技术（RET），如强大的相移掩模（PSM）技术、各种照明技术和光学临近效应修正（OPC）技术等，可以进一步扩展光刻技术。另外，浸没式光刻技术则通过在投影物镜和光刻胶之间填充某种液体，有效地增加了光刻系统的数值孔径（NA），从而实现了更小的光刻特征尺寸，促进了光刻技术的发展。

除此之外，双重图形（double patterning，简称DP）技术在不改变现有光刻基础设施的前提下，作为一种有效提高光刻分辨率的技术也促进了光刻技术的发展。该技术的基本思想是将掩模版图形一分为二，通过两次曝光得到单次曝光所不能获得的光刻特征尺寸极限，同时也极大的延长了现有光刻设备的使用寿命，因此得到了广泛的应用。双重图形技术的基本实现方法包括LELE（Litho-Etch-Litho-Etch，曝光-刻蚀-曝光-刻蚀）双重图形方法、LFLE（Litho-Freeze-Litho-Etch，曝光-凝固-曝光-刻蚀）双重图形化方法及自对准双重图形化（Self-aligned Double patterning，简称SADP）方法。其中，自对准双重图形化方法通过在预先形成的光刻图形两侧形成侧墙（spacer），然后刻蚀去除之前形成的光刻图形，并将侧墙图形转印到下层材料，从而得到特征尺寸更小的图形，且获得的图形密度是之前光刻图形密度的两倍。

于2002年5月7日公开、公开号为US6383952B1、名称为“RELACS processto double the frequency or pitch of small feature formation”的美国专利公开了一种自对准双重图形化方法，下面结合图1至图5对这种方法作简单介绍：

如图1所示，提供半导体衬底1，在半导体衬底1上形成光刻胶层（未图示），对所述光刻胶层进行曝光、显影，形成多个（至少为两个，图中以四个为例）平行并间隔分布的光刻胶图形3。为了减少在曝光光刻胶层时的反射，在半导体衬底1上形成所述光刻胶层之前先形成底部抗反射涂层（BARC）2，这样可以使得光刻胶图形3的侧壁形貌更佳。

如图2所示，在底部抗反射涂层2及光刻胶图形3上形成RELACS（resolution enhancement lithography assisted by chemical shrink，化学收缩辅助解析增强）材料层4，RELACS材料层4将光刻胶图形3的表面，即光刻胶图形3的顶部及侧壁均覆盖住。

所述RELACS材料是科莱恩（Clariant）公司研发出来的一种可应用在半导体制造领域中的有机材料，例如，杂志《半导体国际》（《Semiconductor International》）于1999年9月公开了一篇作者为Laura J.Peters、题目为“Resists Join the Sub-Lambda Revolution”的文章，该文章描述了一种由Mitsubishi提出的半导体工艺，该工艺在图形化用于定义通孔位置的KrF光刻胶层之后，通过形成所述RELACS材料、烘焙（bake）、清洗（rinse）的工艺步骤将通孔的尺寸由0.2μm缩减至0.1μm。另外，电气与电子工程师协会（IEEE）于1998年9月公开了一篇作者为T.Toyoshima et al.、题目为“0.1um Level Contact Hole Pattern Formation with KrF Lithography by Chemical Shrink（RELACS）”的文章，该文章也介绍了所述RELACS材料的惯用使用方式。

如图3所示，形成图2所示的RELACS材料层4之后，进行混合烘焙（mixing bake），在光刻胶图形3的表面形成交联层4a，即交联层4a覆盖在光刻胶图形3的顶部及侧壁上。