[发明专利]用于异质结构的场效应晶体管的屏蔽罩

权利要求书

1.一种半导体器件，包括：

异质结构的场效应晶体管（HFET），该异质结构的场效应晶体管在半导体膜中具有一个位于源电极和漏电极之间的有源区，其中：一个栅电极位于所述有源区的一部分上方并被配置为调制所述有源区中的一个传导沟道；

第一钝化膜，位于所述有源区上方；

封装膜，位于所述第一钝化膜上方；以及

第一金属模，在所述封装膜上，其中所述第一金属模包括一个位于所述有源区的大部分上方的屏蔽罩，并且电连接至所述源电极。

2.根据权利要求1所述的半导体器件，其中：一个间隙被限定在所述第一金属模中，以及其中所述间隙将所述屏蔽罩与所述第一金属模的连接至所述漏电极的一部分分离开。

3.根据权利要求2所述的半导体器件，其中所述间隙未形成在所述有源区上方。

4.根据权利要求2所述的半导体器件，其中从所述漏电极到所述源电极的距离比所述间隙的宽度大5到6倍。

5.根据权利要求1所述的半导体器件，进一步包括：

第一栅场板，由所述第一钝化膜上的第二金属模限定。

6.根据权利要求5所述的半导体器件，进一步包括：

第二栅场板，由位于所述第一钝化膜和所述封装膜之间的第二钝化膜上的第三金属模限定。

7.根据权利要求6所述的半导体器件，其中所述屏蔽罩完全重叠所述第一场板。

8.根据权利要求1所述的半导体器件，其中所述屏蔽罩覆盖所述有源区的至少75%。

9.根据权利要求8所述的半导体器件，其中所述屏蔽罩覆盖整个所述有源区。

10.根据权利要求1所述的半导体器件，其中所述有源区的至少75%被所述屏蔽罩单独地覆盖、或被所述第二金属模单独地覆盖、或者被所述屏蔽罩和所述第二金属模以组合方式覆盖。

11.根据权利要求10所述的半导体器件，其中整个所述有源区被所述屏蔽罩单独地覆盖、或被所述第二金属模单独地覆盖、或者被所述屏蔽罩和所述第二金属模以组合方式覆盖。

12.根据权利要求1所述的半导体器件，其中所述第一钝化膜是多个钝化膜。

13.根据权利要求1所述的半导体器件，其中所述第一金属模在如下一个金属层中，该金属层是最远离所述有源区的金属层。

14.一种半导体器件，包括：

衬底；

在所述衬底上的缓冲层；

在所述缓冲层上的半导体膜，被配置为在所述缓冲层中形成一个沟道；

源电极，接触所述半导体膜；

漏电极，接触所述半导体膜，其中一个有源区位于所述源电极和所述漏电极之间；

第一钝化膜，位于所述半导体膜上方；

栅电极，被配置为调制所述有源区中的沟道；

封装膜，位于所述第一钝化膜上方；以及

屏蔽罩，位于所述封装膜上，电连接至所述源电极，其中所述屏蔽罩覆盖所述有源区的大部分。

15.根据权利要求14所述的半导体器件，进一步包括：

在所述第一钝化膜和所述封装膜之间的一个或多个钝化膜。

16.根据权利要求15所述的半导体器件，进一步包括：

第一栅场板，在所述第一钝化膜上、或者在所述第一钝化膜和所述封装膜之间的所述一个或多个钝化膜中的一个钝化膜上。

17.根据权利要求16所述的半导体器件，进一步包括：

第二栅场板，在所述第一钝化膜和所述封装膜之间的所述一个或多个钝化膜中的一个钝化膜上。

18.根据权利要求14所述的半导体器件，其中所述栅电极在所述第一钝化膜上。

19.根据权利要求14所述的半导体器件，进一步包括：

一个栅场板，在所述栅电极和所述屏蔽罩之间。

20.根据权利要求14所述的半导体器件，其中所述屏蔽罩覆盖所述有源区的至少75%。