[发明专利]可实现DSP单板或多板JTAG调试的系统及调试方法

权利要求书

1.一种可实现DSP单板或多板JTAG调试的系统，其特征在于，该系统包括多个DSP板；

所述DSP板上包括多个以菊花链方式串联的DSP芯片；所述DSP板上设有输入JTAG接口和输出JTAG接口，以及连接在所述输入JTAG接口和所述输出JTAG接口之间的开关控制电路；所述DSP板上串联的第一块DSP芯片连接所述输入JTAG接口，最后一块DSP芯片连接所述输出JTAG接口；

单板调试时，单个DSP板的输入JTAG接口直接与仿真器连接，所述开关控制电路控制该板的菊花链闭合，使多个DSP芯片与所述仿真器形成JTAG调试回路；

多板调试时，多个DSP板通过JTAG互联电缆连接，其中第一个DSP板上的输入JTAG接口与仿真器连接，第二个至最后一个DSP板的输入JTAG接口依次通过JTAG互联电缆连接到前一个DSP板的输出JTAG接口，多个DSP板上的所述开关控制电路控制该板的菊花链打开，使多个DSP板之间形成板间菊花链，多个DSP板与所述仿真器形成JTAG调试回路。

2.根据权利要求1所述的系统，其特征在于，所述开关控制电路包括上拉电阻和带有高电平使能控制端的单通道逻辑门；

所述上拉电阻的一端与高电平信号连接，另一端与所述单通道逻辑门的高电平使能控制端连接，该高电平信号使所述单通道逻辑门处于使能状态，该另一端还与所述板间JTAG接口的使能控制引脚连接，当多板调试时，所述使能控制引脚接入低电平信号，使所述单通道逻辑门处于禁能状态；

所述单通道逻辑门的输入端连接DSP板的TDI，输出端连接DSP板的TDO。

3.根据权利要求1所述的系统，其特征在于，所述开关控制电路包括下拉电阻和带有低电平使能控制端的单通道逻辑门；

所述下拉电阻的一端与低电平信号连接，另一端与所述单通道逻辑门的低电平使能控制端连接，该低电平信号使所述单通道逻辑门处于使能状态，该另一端还与所述板间JTAG接口的使能控制引脚连接，当多板调试时，所述使能控制引脚接入高电平信号，使所述单通道逻辑门处于禁能状态；

所述单通道逻辑门的输入端连接DSP板的TDI，输出端连接DSP板的TDO。

4.根据权利要求2或3所述的系统，其特征在于，所述单通道逻辑门为独立的逻辑器件，或通过FPGA和CPLD器件实现。

5.根据权利要求2或3所述的系统，其特征在于，所述输入JTAG接口包括IEEE1149.1标准规定的信号引脚/TRST、TCK、TMS、TDI和TDO，以及引脚/EMU、KEY、GND和CTL，其中引脚/EMU为仿真输出信号，该输出信号为集电极开路输出信号，KEY为防错插引脚，GND为板内的信号地，CTL连接前一个DSP板的开关控制电路的使能控制端；

所述输出JTAG接口包括IEEE1149.1标准规定的信号引脚/TRST、TCK、TMS、TDI和TDO，以及引脚/EMU、KEY、GND和EN，其中EN为使能控制引脚，连接所在DSP板的开关控制电路的使能控制端。

6.根据权利要求5所述的系统，其特征在于，每个DSP板上还设有时钟信号驱动电路，与每个DSP芯片的时钟输入引脚连接。

7.一种多板多DSP的JTAG调试方法，其特征在于，包括以下步骤：

将同一个DSP板中的多块DSP芯片以菊花链的方式串联在一个JTAG链路中；

在每个DSP板中设置输入JTAG接口和输出JTAG接口，以及在所述输入JTAG接口和所述输出JTAG接口之间设置开关控制电路，每个DSP板上串联的第一块DSP芯片连接所述输入JTAG接口，最后一块DSP芯片连接所述输出JTAG接口；

多板调试时，将多个DSP板通过JTAG互联电缆连接，其中第一个DSP板上的输入JTAG接口与仿真器连接，第二个至最后一个DSP板的输入JTAG接口依次通过JTAG互联电缆连接到前一个DSP板的输出JTAG接口，多个DSP板上的所述开关控制电路控制该板的菊花链打开，使多个DSP板之间形成板间菊花链，多个DSP板与所述仿真器形成JTAG调试回路。

8.根据权利要求7所述的JTAG调试方法，其特征在于，还包括步骤：

单板调试时，断开所述JTAG互联电缆连接，单个DSP板的输入JTAG接口直接与所述仿真器连接，所述开关控制电路控制该板的菊花链闭合，使多个DSP芯片与所述仿真器形成JTAG调试回路。

9.根据权利要求7所述的JTAG调试方法，其特征在于，还包括对每个DSP板上的每个DSP芯片进行时钟信号驱动的步骤。