[发明专利]时钟同步方法、装置及网络设备

说明书

技术领域

本发明涉及时钟同步技术，尤其涉及一种时钟同步方法、装置及网络设备。

背景技术

在现代通信网络中，大多数电信业务的正常运行要求全网设备之间的频率或时间差异保持在合理的误差水平内，即网络时钟同步。网络时钟同步包括频率同步和时间同步两个概念。所谓频率同步就是时钟同步，是指信号之间的频率或相位上保持某种严格的特定关系，信号在其相对应的有效瞬间以同一平均速率出现，以维持通信网络中所有的设备以相同的速率运行，即信号之间保持恒定相位差。

伴随计算机网络的快速发展，越来越多的应用对时钟同步精度提出了较高的需求，IEEE1588协议的诞生满足了该需求，使用IEEE1588协议设计或集成的系统能够在不增加网络负荷的情况下，实现整个系统中各类不同精度、不同稳定性的时钟的高精度同步，有效解决分布式系统中的实时性问题，进一步改善与提高系统精度。IEEE1588协议实际上是网络测量和控制系统的精确时间同步协议（Precision Clock Synchronization Protocol For Networked Measurement and Control Systems），通常简称为精确时间协议（Precision Time Protocol，简称为PTP）。

在现有技术中，最先是基于嵌入式系统实现IEEE1588协议，以进行时钟同步，但是在实现过程中，由于嵌入式系统受到数据帧多级缓冲时延不稳定、晶振频率漂移、中断服务程序响应时间等因素限制，很难达到微秒级的同步精度。为此，出现一种采用硬件协助打时间戳的方式实现IEEE1588协议，采用硬件协助打时间戳的方法，即在物理层芯片或是交换芯片打上时间戳，实现了亚微秒级的精度同步，满足高实时性、高精度的同步数据采集、记录和分析的需求，但是，在硬件芯片上维持PTP完整80比特时间计数器的话，大大增加了硬件的代价，并且中央处理器（Central Processing Unit，简称为CPU）频繁读取物理层芯片或交换芯片打上的时间戳，大大影响了系统效率。

发明内容

本发明提供一种时钟同步方法、装置及网络设备，用以提高时钟同步的精度，降低对系统效率的影响并降低硬件上的实现代价。

第一方面提供一种时钟同步装置，包括：至少一个硬件芯片、中央处理器CPU和逻辑控制芯片；

所述硬件芯片，用于接收对端装置发送的第一精确时间协议PTP事件报文，并记录所述第一PTP事件报文到达所述硬件芯片的第一时间戳，将所述第一PTP事件报文的校正CF域中的校正值减去所述第一时间戳，然后将所述第一PTP事件报文发送给所述CPU；

所述CPU，用于接收所述硬件芯片发送的所述第一PTP事件报文，将所述第一PTP事件报文发送给所述逻辑控制芯片；

所述逻辑控制芯片，用于接收所述CPU发送的所述第一PTP事件报文并记录所述第一PTP事件报文到达所述逻辑控制芯片的PTP时间戳，根据所述第一PTP事件报文和所述PTP时间戳，计算出所述逻辑控制芯片的第一PTP系统时间与所述对端装置的第二PTP系统时间之间的第一时间偏差，并根据所述第一时间偏差与所述对端装置进行时钟同步。

第二方面提供一种时钟同步方法，包括：

时钟同步装置的硬件芯片接收对端装置发送的第一精确时间协议PTP事件报文，记录所述第一PTP事件报文到达所述硬件芯片的第一时间戳，将所述第一PTP事件报文的校正CF域中的校正值减去所述第一时间戳，然后将所述第一PTP事件报文发送给所述时钟同步装置的中央处理器CPU；

所述CPU将所述第一PTP事件报文发送给所述时钟同步装置的逻辑控制芯片；

所述逻辑控制芯片记录所述第一PTP事件报文到达所述逻辑控制芯片的PTP时间戳，根据所述第一PTP事件报文和所述PTP时间戳计算出所述逻辑控制芯片的第一PTP系统时间与所述对端装置的第二PTP系统时间之间的第一时间偏差，并根据所述第一时间偏差与所述对端装置进行时钟同步。

第三方面提供一种网络设备，包括：第一方面提供的任一时钟同步装置。