[发明专利]一种III-V族半导体纳米线阵列场效应晶体管

说明书

技术领域

本发明涉及半导体集成电路制造技术领域，具体涉及一种III-V族半导体纳米线阵列场效应晶体管。

背景技术

III-V化合物半导体材料相对硅材料而言，具有高载流子迁移率、大的禁带宽度等优点，而且在热学、光学和电磁学等方面都有很好的特性。在硅基CMOS技术日益逼近它的物理极限后，III-V化合物半导体材料以其高电子迁移率特性有可能成为备选沟道材料，用来制作CMOS器件。另外，FinFET器件和环栅场效应晶体管以其更加优越的栅控功能成为当前器件结构的研究热点。由于III-V族半导体器件与硅器件有着许多不同的物理与化学性质，在III-V族半导体器件中，各种不同材料具有不同的选择性腐蚀，这有利于制作各种不同结构的晶体管。因此，需要在III-V族半导体上采用新的器件结构和新的制作流程，以充分发挥III-V族半导体材料的材料特性，提高MOS器件的直流特性，以满足高性能III-V族半导体CMOS技术的要求。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的是提供一种III-V族半导体纳米线阵列场效应晶体管，在实现环形纳米线阵列结构和环栅场效应晶体管器件的同时，实现低的源漏寄生电阻，提高III-V MOS器件的电流驱动能力和栅控功能，满足高性能III-V CMOS技术在数字电路上的应用需求。

(二)技术方案

为达到上述目的，本发明提供了一种III-V族半导体纳米线阵列场效应晶体管，包括：单晶衬底层101；在该单晶衬底层101上形成的III-V半导体缓冲层102；在该III-V半导体缓冲层102上形成的第一欧姆接触层103；在该第一欧姆接触层103上形成的第一高迁移率半导体沟道层104；在该第一高迁移率半导体沟道层104上形成的第二欧姆接触层105；在该第二欧姆接触层105上形成的第二高迁移率半导体沟道层106；在该第二高迁移率半导体沟道层106上形成的第三欧姆接触层107；利用干法或湿法腐蚀刻蚀出纳米尺度有源区，利用选择性腐蚀和干法刻蚀在该纳米尺度有源区选择性腐蚀掉第一欧姆接触层、第二欧姆接触层和第三欧姆接触层形成的III-V族半导体纳米线阵列；在该III-V半导体纳米线阵列上形成的环形高K介质和功函数金属层108；以及在该高K介质和功函数金属层108上形成的栅金属电极109。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

1、本发明提供的这种III-V族半导体纳米线阵列场效应晶体管，由于采用了在沟道层上下两层都是欧姆接触层的结构，所以能够实现低的源漏寄生电阻；由于采用多层III-V半导体层的选择性腐蚀特性，所以可以实现多层纳米线的制作；由于采用ALD技术在纳米线上实现环形栅介质和栅金属的沉积，所以能够实现环栅器件，从而提高器件的栅控能力。

2、本发明提供的这种III-V族半导体纳米线阵列场效应晶体管，由于实现了低的源漏寄生电阻，提高了III-V族半导体MOS器件的电流驱动能力和更强的栅控功能，所以满足了高性能III-V CMOS技术在数字电路上的应用需求。

附图说明

图1是本发明提供的III-V族半导体纳米线场效应晶体管的示意图；

图2是依照本发明实施例的III-V族半导体纳米线场效应晶体管的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明提供的这种III-V族半导体纳米线场效应晶体管，利用多层III-V半导体层的选择性腐蚀特性，实现了纳米线的制作；利用ALD技术在纳米线上实现环形栅介质和栅金属的沉积；从而提高器件的栅控能力；通过沟道层上下的两层欧姆接触层减小源漏寄生电阻，提高器件驱动电流，进而提高器件的直流性能。