[发明专利]用于优化在晶片上制造的管芯数目的系统

说明书

技术领域

本申请涉及在半导体晶片上制造集成电路，以及更具体的涉及用于优化可在晶片上制造的管芯数目的方法和系统。

背景技术

在半导体设计和制造中，人们希望优化能够与特定尺寸或直径的晶片相匹配的管芯的数目。在本领域中，晶片中的管芯的数目常称为每片晶片上的管芯(DPW)。对于任意特定晶片直径[d，mm]和目标管芯尺寸[S，mm2]，晶片能够被划出的管芯的数目能够通过下式而估算：

DPW=dπ(d4S-12S)]]>

电子设计自动化(EDA)软件指用于设计诸如集成电路的电子系统的一类软件工具。如果EDA软件能够优化在特定晶片中能够生产或制造的管芯的数目，那么这将是理想的。

附图说明

在下文中将结合附图来描述本发明，其中相似的附图标记指代相似的元件，以及

图1A是包括含有示例性管芯的多个管芯的晶片的俯视图；

图1B是图1A的示例性管芯的俯视图。

图2是例示根据本发明的实施例用于优化制造在晶片上的管芯的数目的计算机实施方法的流程图。

图3是例示根据本发明的实施例的图2的计算机实施方法的管芯数目优化(DNO)例程的流程图。

图4A和4B描述例示根据本发明的实施例的图2的计算机实施方法的管芯尺寸优化(DSO)例程的管芯面积最大化例程的流程图。

图5是例示根据本发明的实施例的图2的计算机实施方法的DSO例程的第二例程的流程图。

图6是例示根据本发明的实施例的图2的计算机实施方法的DSO例程的第三例程的流程图。

图7是在执行传统管芯数目优化例程时的晶片的俯视图；

图8是当根据本发明的实施例执行优化管芯数目的方法时，图7的晶片的俯视图。

图9是例示针对传统管芯数目优化例程的每片晶片上多个管芯和当执行根据本发明的实施例的管芯数目优化方法时每片晶片上多个管芯之间的比较表；

图10是根据本发明的实施例用于实施管芯优化方法和EDA工具的计算机系统的原理框图。

具体实施方式

下文的具体实施方式实质上仅仅是示例性的并且并不旨在限制本发明或本发明的应用和使用。另外，无意于被体现在前述背景或下文具体实施方式中的任何原理所限制。

图1A是晶片100的示例性俯视图，其包括包含管芯140的多个管芯。如这里所使用的，“晶片”的意思是用于诸如集成电路和其他微电子器件的“管芯”的制造过程中的电子级半导体材料(诸如硅晶体)的薄片。如本领域所熟知的，晶片作为衬底，使用诸如掺杂或离子注入、蚀刻、各种材料的沉积和光刻图案化的制造工艺步骤在衬底中或衬底上制造管芯。在图1A中，每个管芯通过能够制造管芯的潜在制造区域130中的微小矩形表示。矩形140表示一个特定的管芯。图1B是图1A的管芯140的示例性俯视图。如这里所使用的，“管芯”的意思是其上制造有给定功能电路的半导体材料的小块。通常，在晶片100中和/或晶片100上制造多个管芯。当将晶片100切割(或“切开”)成许多片时，这些片中的每一个被称为管芯。这里可以互换使用词语“管芯”、“微型芯片”、“芯片”和“集成电路”。

如图1A所示，晶片100具有总晶片面积(Awt)；然而总晶片面积(Awt)的一部分未用作管芯制造，并且这里使用词语晶片面积(Aw)以区分总晶片面积和能够形成潜在的好管芯的潜在制造面积130(例如能够制造商业上可接受或切实可行的管芯的地方)。换句话说，如这里使用的，“晶片面积(Aw)”意思是其上能够潜在制造管芯的晶片100的部分(例如除了晶片100的边带110和槽120之外的总晶片面积(Awt)。晶片100的边带110意思是沿着不能制造管芯的晶片的外边的带；边带110除了在通常称为槽120的区域中之外，通常具有基本恒定的边带宽(Web)。