[发明专利]基于延迟单元的自校准系统

权利要求书

1.一种基于延迟单元的自校准系统，用于DDR存储器输出的数据信号和数据选通信号的自校准，以补偿所述数据信号和数据选通信号的时序误差，包括：

数据选通信号通道，用于供数据选通信号通过，成为延迟数据选通信号；

数据信号通道，用于供数据信号通过，成为延迟数据信号；

相位检测单元，用于比较延迟数据选通信号的相位与延迟数据信号的相位，输出相位状态信号，为校准控制单元提供相位校准信息；

校准控制单元和选择电路，其中校准控制单元用于响应相位检测单元所检测的相位状态信号，找出可使数据信号被正确取样的校准延迟量，产生校准控制信号，所述校准控制信号输入所述选择电路，调节用于延迟数据选通信号的延迟比率；以及

延迟单元，耦接所述数据选通信号通道，该延迟单元的输入信号为延迟数据选通信号，该延迟单元产生所述输入信号的多级延迟，经过所述选择电路，输出带相位校准延迟量的延迟数据选通信号。

2.根据权利要求1所述基于延迟单元的自校准系统，其特征在于：所述数据信号和数据选通信号在第一时钟信号和第二时钟信号的交叉点同时产生，所述第一时钟信号和第二时钟信号的相位相反。

3.根据权利要求1所述基于延迟单元的自校准系统，其特征在于：所述延迟单元包括由N个相同的延迟模块串联构成的一条等间隔的延迟线，所述延迟单元输出所述输入信号的1～N级延迟量。

4.根据权利要求3所述基于延迟单元的自校准系统，其特征在于：所述延迟模块为一条带抽头的RC延迟线，每个延迟模块包括一个电阻R和一个电容C。

5.根据权利要求4所述基于延迟单元的自校准系统，其特征在于：所述延迟线的最大延迟量等于时钟信号周期，该延迟线相当于将时钟信号周期N等分，每个延迟模块的抽头对应的延迟量随级数线性递增。

6.根据权利要求4所述基于延迟单元的自校准系统，其特征在于：所述选择电路为N选1电路，以所述延迟单元的输出为选择对象，根据校准控制信号，选择1～N级延迟量中的一路输出，选中的那一路延迟量即为所述数据选通信号与数据信号的相位补偿量。