[发明专利]一种基于CMOS封装的共像面成像方法

说明书

技术领域

本发明涉及共像面成像方法，尤其涉及一种基于CMOS封装的共像面成像方法。

背景技术

共像面成像仿生立体视觉需要获取多幅图像进行拼接和处理。要获取多幅图像信息，现有技术有三种：一种是采用单个CIS（CMOS图像传感器）按时间序列拍摄；第二种是采用多个CIS同时采集图像；第三种是完全依靠多光学通道进行共像面成像。

发明人在实现本发明的过程中，发现现有技术中至少存在以下缺点和不足：

第一种方法由于普通的CIS为单感光区结构，按时间序列拍摄难以满足共像面成像立体视觉探测实时性应用需求；第二种方法由于采用多个CIS增加了系统的复杂度，无法实现系统的小型化设计需求；第三种方法由于光路中每个透镜的物理边缘作用，被分割的像面间交界处成像效果较差。

发明内容

本发明提供了一种基于CMOS封装的共像面成像方法，该方法实现了对探测实时性应用和系统小型化设计的需求，提高了分割像面交界处的成像效果，详见下文描述：

一种基于CMOS封装的共像面成像方法，所述方法包括以下步骤：

（1）在光感应芯片的成像感应区上进行分区成像布局，划分为至少两个成像感应区，相邻成像感应区由间隔区相互分离，每个所述成像感应区都对应一个光学通道，不同场景信息或是同一场景的不同光谱信息通过各自独立的所述光学通道同时成像到所述光感应芯片上；

（2）用金线将所述光感应芯片与基板堤坝的内部引线键合区连接；

（3）各个所述成像感应区的像素光电转换过程相互独立，各所述成像感应区的光电转换信号统一由外围支持电路处理。

各个所述成像感应区的像素光电转换过程相互独立具体为：

每一个成像感应区相当于一个独立的光电耦合器件，采用列并行数据处理方式分别对相应的光学通道信息进行光电转换。

所述外围支持电路通常指成像感应区的逻辑控制和信号处理，包括：时钟电路、时序逻辑控制电路、可编程电路和模数转换器。

各所述成像感应区的光电转换信号统一由外围支持电路处理具体为：

在同一帧的光感应芯片上每个光学通道传输的图像信息成像于相应的成像感应区上，所述外围支持电路对各个成像感应区的光电转换信号同时进行计算，从而实现了分区布局一体化封装CMOS共像面成像。

所述两个感应区之间间隔距离为0.5～1mm。

本发明提供的技术方案的有益效果是：采用一块光感应芯片实现多光学通道共像面成像探测满足了系统微小型化在尺寸和体积上的整体结构设计要求；另外，在芯片的图像感应区进行分区布局一体化封装，达到了立体视觉成像的实时性要求，也避免了完全依靠多光路进行像面分割所带来的成像区交界处较差的图像效果。应用本发明可以完全实现多通道共像面微型仿生立体视觉探测，提供了一种分区布局一体化封装共像面成像方法。

附图说明

图1为分区布局CMOS成像器结构原理图；

图2为双区布局结构CMOS成像示意图；

图3为CMOS图像传感器芯片基本结构；

图4为基于CMOS封装的共像面成像方法的流程图。

附图中，各标号所代表的部件列表如下：

1：光感应芯片；      2：成像感应区；

3：间隔区；          4：金线；

5：内部引线键合区；  6：基板堤坝；

2-1、2-2、2-3、2-4、7-1和7-2：成像感应区。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面对本发明实施方式作进一步地详细描述。

参见图1和图4，为了实现对探测实时性应用和系统小型化设计的需求，提高分割像面交界处的成像效果，本发明实施例提供了一种基于CMOS封装的共像面成像方法，详见下文描述：

101：在光感应芯片1的成像感应区上进行分区成像布局，划分为至少两个成像感应区2，相邻成像感应区2由间隔区3相互分离，每个成像感应区2都对应一个光学通道，不同场景信息或是同一场景的不同光谱信息通过各自独立的光学通道同时成像到光感应芯片1上；

具体实现时，成像感应区的数量和尺寸根据实际应用中的需要进行设定，参见图1，光感应芯片1划分为四个成像感应区，分别为成像感应区2-1、2-2、2-3和2-4，每个成像感应区的尺寸可以相同或不同。