[发明专利]PowerPC系统控制器

说明书

技术领域

本发明涉及一种控制器，特别是涉及一种PowerPC（PowerPC是Apple、IBM、Motorola公司组成的AIM联盟所发展出的微处理器架构）系统的控制器。

背景技术

计算机系统在航空电子系统中有着非常广泛的应用。在机载应用环境下，计算机系统的可靠性至关重要，任一故障都可能造成巨大的财产损失，甚至导致灾难。导致计算机系统失效的主要因素包括单粒子翻转（SEU）与电磁干扰。

单粒子翻转指是高能带电粒子通过微电子器件的灵敏区时，在粒子通过的路径上将产生电离电荷，沉积在器件灵敏区中的电荷部分被电极收集，当收集到的电荷超过电路状态的临界电荷时，电路就会出现翻转，导致逻辑功能的混乱。且随着集成电路的飞速发展，器件特征尺寸更小，工作电压更低，临界电荷相应更小，单粒子翻转的影响越来越显著。而电磁干扰则通过系统线束传导或辐射至其它模块，改变处理器的状态，导致故障的产生。

PowerPC处理器是精简指令集（RISC）嵌入式应用的理想基础平台，可以满足极苛刻环境的运行温度范围、多处理器支持功能、指令在整个产品中的兼容性，拥有最广泛的开发工具选择，在机载计算机领域中应用很广。相应地，PowerPC系统控制器则将处理器与外部存储器及外围设备进行互联，构成计算机系统。常规PowerPC系统控制器只能对60x的数据总线提供奇偶校验，校验的范围小。

发明内容

本发明所要解决的技术问题是提供一种PowerPC系统控制器，其增大校验的范围，且能纠正错误。

本发明是通过下述技术方案来解决上述技术问题的：一种PowerPC系统控制器，其特征在于，其包括处理器总线接口、DMA控制器、GPIO模块、复位中断模块、片内总线、内存控制器、BIT模块、FLASH控制器、I²C控制器，处理器总线接口、DMA控制器、GPIO模块、复位中断模块、内存控制器、BIT模块、FLASH控制器、I²C控制器都与片内总线连接；处理器总线接口完成处理器控制流、数据流的处理，在总线数据周期内上采用ECC来实现数据可靠性保护；内存控制器完成对内存的存取控制，数据总线上采用ECC检验和保护；DMA控制器完成数据在不同设备间高速传输；BIT模块完成对内存的高速测试；GPIO模块完成外部离散接口的输入输出控制；FLASH控制器完成对FLASH的擦除、编程、读出等操作；复位中断模块完成外部各类复位信号的处理，产生各类中断信号待处理器处理；片内总线完成各子模块的互联；I²C控制器完成与外围I²C接口设备的通信。

优选地，所述处理器总线接口采用60x总线接口。

优选地，所述60x总线接口的时序主要包括仲裁周期、地址周期及数据周期三阶段，仲裁周期与地址周期仍保持一致，地址周期采用奇偶校验来检查地址的正确性。

本发明的积极进步效果在于：本发明通过将ECC（Error Correcting Code，错误检查和纠正码）功能增加至60x总线，可明显避免由于SEU与电磁干扰带来的数据错误，提高系统安全性。本发明不仅可以应用于现有计算机系统的升级，还可以应用于大型商用及新一代军用航电计算机系统的研发。以前商用系统控制器的60x总线的数据总线只采用奇偶校验，这种校验方式不具备纠错的能力，而ECC功能则可以根据特定的编码、解码算法可以检查错误并对一定数量的错误进行纠正，ECC功能可以检查2位错误，纠正1位错误，本发明增大校验的范围，且能纠正错误。

附图说明

图1为本发明PowerPC系统控制器的原理框图。

图2为60x总线接口的时序的示意图。

图3为ECC选择一个特定位的示意图。

图4为ECC选择另一个特定位的示意图。

具体实施方式

下面结合附图给出本发明较佳实施例，以详细说明本发明的技术方案。