[发明专利]用于实现可重构系统配置信息存储的缓存结构和管理方法

说明书

技术领域

本发明属于嵌入式可重构设计领域，具体地，涉及一种用于实现可重构系统配置信息存储的缓存结构和可重构系统中配置信息缓存管理的方法。

背景技术

随着FPGA可重构技术的出现，大大改变了传统的嵌入式设计的方法，可重构计算作为一种新型时空域的计算模式，在嵌入式和高性能的计算领域具有广泛的应用前景，已经成为当前嵌入式系统发展的趋势。局部动态可重构技术的发展，代表了一种新的可重构设计思想，大多由可重构硬件和管理硬件功能重构的可重构配置控制单元构成。可重构配置控制单元，通过更新可重构硬件上的配置信息，将算法应用中所包含的各个子任务，映射到可重构硬件中的各个计算单元上。可重构硬件可以采用FPGA的细粒度逻辑单元，也可以是特定功能的粗粒度模块，使得硬件功能的执行更加灵活，软硬件之间的鸿沟越发的不明显，硬件任务可以根据需求像软件任务一样灵活的调用和配置。

近年来，可重构计算已经广泛地应用于各类工程应用领域中，主要包括：视频图像处理、数字信号处理、无线通信、数据加密等。随着各类软件应用的要求越来越高，相应的，对可重构系统的性能要求也越来越高。例如，视频解码的需求指标已达到1080p甚至以上，而采用1080p标准需要处理的码流量，是采用D1标准的码流量的5倍。因此相应的，与处理D1标准的解码应用相比，在处理1080p标准时，可重构系统的工作性能需要提高到前者的5倍。可重构系统的工作性能由可重构硬件的计算性能和重构性能共同决定，计算性能反映各个子任务在可重构硬件上的执行效率，重构性能反映在可重构硬件上实现各个子任务功能切换的重构效率。提高重构性能的需求主要来自以下两个方面：一方面，为了提高可重构系统的计算性能，可重构系统中所包含的计算单元的规模不断扩大，因此可重构系统中需要被重构的计算单元的数目也越来越多。重构过程所需的配置信息数据量进一步增大，动态重构的时间也随之增加。另一方面，为了最大化地利用可重构系统中的硬件计算资源，各个计算单元的功能需要频繁地被重构，以在尽可能短的完成不同任务的映射，因此需要尽可能地减少动态重构的时间。可重构硬件计算性能的提高，可以通过增加更多的计算单元、提高任务的计算并行度来实现。优化可重构系统重构性能的关键是提高可重构系统中配置信息的存取效率。但局部动态可重构系统如何利用算法应用的特点来提高可重构系统中配置信息的存取效率已经成为了制约可重构技术发展的一个因素。

在可重构系统的设计中，通常会将配置信息暂存在片上的各个配置信息缓存中，以优化配置信息的存取过程，因此配置信息缓存的管理方法决定了动态重构的效率。传统的可重构系统中配置信息存储的缓存结构为集中式，即所有的可重构阵列共享一块很大的配置信息缓存，或者分布式，即每个可重构阵列紧耦合一块很小的配置信息缓存。对于集中式的配置信息缓存结构，共享的配置信息缓存会因为被多个可重构阵列访问而产生频繁的访问冲突，从而造成配置信息存取的效率下降。对于分布式的配置信息缓存结构，若干个配置信息缓存会因为保存相同的配置信息而造成配置信息缓存的利用率降低。并且传统的可重构系统配置信息缓存的管理方式不能通过利用算法的特点有效地使用配置信息缓存、提高配置信息的存取效率，从而限制了可重构系统重构性能以及工作性能的提升。

发明内容

发明目的：针对上述现有技术存在的问题和不足，本发明的目的是提供一种用于实现可重构系统配置信息存储的缓存结构和管理方法，以实现提高复杂的可重构系统动态重构效率的优点。

技术方案：为实现上述发明目的，本发明采用的第一种技术方案为一种用于实现可重构系统配置信息存储的缓存结构，包括层次化的配置信息缓存单元、片外存储接口模块和配置管理单元；

所述层次化的配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信息；

所述片外存储接口模块：用于实现所述层次化的配置信息缓存单元与外部存储器建立通信；

所述配置管理单元：用于管理可重构阵列的重构过程，包括将算法应用中的各个子任务映射到某个可重构阵列上，以及设置层次化配置信息缓存单元的优先级策略；当某个新的子任务被映射到可重构阵列上时，这个可重构阵列会根据所映射的子任务，加载相应的配置信息以完成可重构阵列的功能重构。

优选的，所述层次化的配置信息缓存单元包括L1配置信息缓存、L2配置信息缓存以及L3配置信息缓存；

所述L1配置信息缓存：与单个可重构阵列紧耦合，用于缓存一段时间内仅被某个可重构阵列使用的配置信息；