[发明专利]一种开关控制装置及其实现方法

权利要求书

1.一种开关控制装置，其特征在于，其包括CPU、分别与所述CPU通过总线连接的预置单元、控制单元以及分别与所述控制单元和所述CPU连接的检测单元，其中：

所述预置单元，用于根据所述CPU的预置控制信号控制所述开关的电平信号的输出，并将所述电平信号隔离后发送至所述CPU；

所述CPU，用于检测所述电平信号是否发生变位，并在所述电平信号发生变位时输出分闸控制信号或合闸控制信号；

所述控制单元，用于根据所述分闸控制信号或合闸控制信号控制所述开关进行分闸操作或合闸操作，并输出相应的分闸操作信号或合闸操作信号；

所述检测单元，用于根据所述分闸操作信号或合闸操作信号检测所述开关的分闸操作或合闸操作是否操作成功，并将操作结果发送至所述CPU。

2.根据权利要求1所述的装置，其特征在于，所述开关控制装置安装于配电终端内。

3.根据权利要求1所述的装置，其特征在于，将所述电平信号隔离后发送至所述CPU具体为：

将电平信号连接至第七光耦器件(ISO7)的输入端进行隔离，所述第七光耦器件(ISO7)的输出端将隔离后的电平信号连接至所述CPU。

4.根据权利要求1所述的装置，其特征在于，所述总线包括CAN总线、RS232总线以及RS485总线。

5.根据权利要求1所述的装置，其特征在于，所述预置单元包括第二光耦器件(ISO2)、第一MOS管(Q15)、第一二极管(D9)和控制电源(PWR_FH)，其中，所述第二光耦器件(ISO2)的输入端连接所述预置控制信号，所述第二光耦器件(ISO2)的输出端连接至所述第一MOS管(Q15)的栅极，所述第一MOS管(Q15)的源极分别与控制电源(PWR_FH)和所述第一二极管(D9)的阴极连接，所述第一MOS管(Q15)的漏极分别与所述第一二极管(D9)的阳极和所述电平信号连接。

6.根据权利要求1所述的装置，其特征在于，所述控制单元包括第一光耦器件（ISO1）、第三光耦器件（ISO3）、第四光耦器件（ISO4）、第五光耦器件（ISO5） 、第二MOS管（Q16）、第三 MOS管（Q17）、第二二极管（D8）和第三二极管（D10），其中，所述第一光耦器件（ISO1）的输入端和所述第五光耦器件（ISO5）的输出端分别连接所述分闸控制信号，所述第三光耦器件（ISO3）的输入端和所述第四光耦器件（ISO4）的输出端分别连接所述合闸控制信号，所述第一光耦器件（ISO1）的输出端连接所述第二MOS管（Q16）的栅极，所述第二MOS管（Q16）的源极分别与所述电平信号、所述第二二极管（D8）的阴极、所述第三 MOS管（Q17）的源极和所述第三二极管（D10）的阴极连接，所述第二MOS管（Q16）的漏极分别与所述第二二极管（D8）的阳极、所述分闸操作信号和所述第四光耦器件（ISO4）的输入端连接，所述第三 MOS管（Q17）的漏极分别与所述第三二极管（D10）的阳极、所述合闸操作信号和所述第五光耦器件（ISO5）的输入端连接。

7.根据权利要求1所述的装置，其特征在于，所述检测单元包括第一芯片、第二芯片以及第三芯片，其中，所述第一芯片的片选信号引脚连接所述电平信号，所述第二芯片的片选信号引脚连接所述分闸控制信号，所述第三芯片的片选信号引脚连接所述合闸控制信号。

8.根据权利要求1所述的装置，其特征在于，所述装置的两侧分别设有第一双排接线端子和第二双排接线端子，其中，所述第一双排接线端子用于连接所述分闸操作信号或所述合闸操作信号，所述第二双排接线端子用于连接所述总线和所述电平信号。

9.根据权利要求8所述的装置，其特征在于，所述装置的上部和下部分别设有定位孔，中间设有运行信号灯、合闸信号灯、分闸信号灯。

10.一种开关控制装置的实现方法，其特征在于，所述开关控制装置为上述权利要求1至9任一项所述的开关控制装置，所述方法包括以下步骤：

S1.预置单元在预设时间内等待CPU通过总线所发送的预置控制信号；

S2.判断预置单元在预设时间内是否接收到所述预置控制信号，若是，则执行步骤S3，若否，则返回步骤S1; 

S3.预置单元根据所述预置控制信号进行预置操作，输出对应的电平信号；

S4.CPU通过判断所述电平信号是否变位检测所述预置操作是否成功，若变位，则预置操作成功，执行步骤S5，若否，则预置操作失败，报错并返回步骤S1;

S5.CPU输出分闸控制信号或合闸控制信号到控制单元，控制单元对所述开关进行分闸操作或合闸操作，并输出相应的分闸操作信号或合闸操作信号;

S6.检测单元根据所述分闸控制信号或合闸控制信号检测分闸操作或合闸操作是否操作成功，若是，则步骤结束，若否，则报错并返回步骤S1,同时撤销所述预置操作。