[发明专利]用于在总线上发送存储器预取命令的方法和设备

说明书

本案是申请号为200580037154.7，申请日为2005年8月26日，题目为“用于在总线上发送存储器预取命令的方法和设备”的申请的分案。

技术领域

本公开一般涉及数字系统，更具体而言，涉及用于在处理系统中通过总线发送存储器预取命令的方法和设备。

背景技术

集成电路通过使采用分立装置很难或不可能实现的新应用能够得到实现，而彻底变革了电子工业。集成能使含有数百万个电子元件的复杂电路封装到半导体材料的单个芯片中。结果，诸如计算机、蜂窝式电话、个人数字助理（PDA）等这样的功能强大的计算装置可以缩小成手持式装置。

当今，集成电路被广泛用来实现复杂的电路，诸如通用和专用的处理器。典型的集成处理器包括中央处理单元（CPU）和系统存储器。高带宽系统总线可用来支持这二者之间的通信。总线典型是集成电路上的各元件之间的共享通道或路径。此外，还可以存在外部总线，其可以用来在片上存储器控制器的控制下对低延迟的片外存储器进行存取。

片外存储器通常被格式化成多个页。一页一般与一行存储器相关联。在大多数情况下，存储器控制器能够一次仅仅打开有限数目个页。“打开页”指的是存储器正指向一行存储器并且仅需要来自存储器控制器的列存取命令来读取数据。为了存取存储器的未打开页，存储器控制器必须在提供列存取命令以读取数据之前为存储器提供行存取命令以移动指针。结果，在关闭存储器中的页和打开新页时会有延迟代价。

许多CPU的具体实现包括预取机制，以便对片外存储器装置所经常遇到的高延迟进行补偿。这些CPU可配置成对指令流进行评估，并向将来可能被需要的片外存储器装置请求页，以便减小延迟并提高CPU性能。然而，由于指令流的分支以及CPU的中断，这些预取请求可能经常是不正确的。此外，一旦总线上接受了预取请求，则即使不再需要数据，数据也将从片外存储器中被读出并在总线上传递回CPU。这经常会由于推测性数据在总线上被传递给CPU，而导致总线上的较低带宽，从而延误CPU从片外存储器装置存取后续数据。

许多年前，利用预取命令来将CPU连接于片外存储器装置的方法就已经提供了一种可行的解决方案。然而，随着CPU的操作速度持续按照指数规律增加，越来越需要减小典型地与片外存储器装置相关的延迟。

发明内容

在本发明的一个方面中，提供了一种从存储器中取回数据的方法，该方法包括：预测将被需要的数据所来自的存储器地址，向存储器控制器发送对处于预测的存储器地址处的数据的预取命令，向存储器控制器发送对处于预测的存储器地址处的数据的读取请求，以及响应于该读取请求而对处于预测的存储器地址处的数据进行接收。

在本发明的另一方面中，提供了一种从存储器中取回数据的方法，该方法包括：预测将被需要的数据所来自的存储器的未打开页中的地址，向存储器控制器发送对处于预测的存储器地址处的数据的预取命令，将预测地址处的数据读入预取缓冲器中，以及从预取缓冲器中丢弃数据。

在本发明的又一方面中，提供了一种处理系统，其包括：存储器、存储器控制器和处理器。该处理器配置成预测将被需要的数据所来自的存储器地址，向存储器控制器发送对处于预测的存储器地址处的数据的预取命令，如果预测的存储器地址处的数据被需要则向存储器控制器发送对该数据的读取请求，其中存储器控制器进一步配置成响应于读取请求而将预测的存储器地址处的数据传递给处理器。

在本发明的又一方面中，提供了一种处理系统，其包括：存储器，存储器控制器，用于对将被需要的数据所来自的存储器地址进行预测的装置，用于向存储器控制器发送对处于预测的存储器地址处的数据的预取命令的装置，用于在处于预测的存储器地址处的数据被需要时向存储器控制器发送对该数据的读取请求的装置，以及用于接收数据的接收装置，其中存储器控制器进一步配置成响应于读取请求而将处于预测的存储器地址处的数据传递给接收装置。

应能理解，对于本领域技术人员来说，通过以下详细说明，本发明的其它实施例将变得显而易见，其中通过例证的形式示出及说明本发明的不同实施例。如将认识到的那样，在不脱离本发明的精神和范围的情况下，本发明可有其它不同的实施例，并且其一些细节能在其它不同的方面中进行修改。因此，附图和详细说明实际上应被看作是说明性的而非限制性的。

附图说明

在附图中，以举例的方式而非限制的方式示出了本发明的各方面，在附图中：

图1是示出带有片外存储器的集成电路的实例的概念性框图；

图2是示出带有片外存储器的集成电路的另一个实例的概念性框图；