[发明专利]由四管有源像素与数字像素组成的像素阵列

说明书

技术领域

本发明涉及集成电路领域，尤其涉及一种由四管有源像素和数字像素组成的像素阵列。

背景技术

CMOS（Complementary Metal Oxide Semiconductor,互补金属氧化物半导体）图像传感器具有功耗低、集成度高、成本低、抗辐照性好等特点，在部分领域已逐渐取代CCD（ChargeCoupled Device,电感耦合器件）图像传感器。

当今CMOS APS（Active Pixel Sensor，有源像素传感器）中广泛使用的是4T结构，其电路结构如图1所示，像素由PD（Pinned Photodiode，表面箝位光电二极管）、传输门(MTG)、复位管(MRS)、放大管(MSF)和选通管(MSEL)组成。其工作过程为：在复位操作时，ΦRS信号置为高电平，浮空扩散区（floating diffusion，FD）节点被复位。曝光结束后，传输栅ΦTG电压升高，在PD中收集到的光生电子进入FD节点，导出的电子数与曝光的强度有关，光强越大，流入FD的电子越多，输出电压VOUT越小；同理，光强越小，输出电压VOUT越大。即光敏节点的输出电压反映了光强信息。

另一方面，随着CMOS工艺尺寸的进一步减小，使得在像素中可以集成更多的器件，甚至能集成复杂的数字处理单元，因此通过在像素级集成ADC、寄存器等处理单元而成的数字像素传感器（DPS，Digital Pixel Sensor）迅速发展。DPS相对于APS的优点有：与APS动态范围随供电电压下降而减小不同，DPS的动态范围是时间域的函数，其动态范围基本不受因CMOS工艺尺寸减小而供电电压下降的影响，因而可在低压下工作而具有高的动态范围；由于DPS在像素级有寄存器可直接输出数字值，因而没有像APS像素阵列的列FPN噪声和读出噪声，并且可以直接将像素输出直接进行数字处理。

CMOS DPS可由基于PWM（Pulse Width Modulation，脉冲宽度调制）的方式实现，参考图2，基于PWM的数字像素结构和工作过程如下：一个典型的PWM DPS像素由光电二极管PD、复位管MRST、像素级比较器和像素级存储器组成。像素级比较器的输入端分别为PD节点电压和设定的参考电压Vref。像素级存储器的输入数据由像素阵列外部的全局计数器输入。PD先复位至复位电压Vrst，在像素积分的过程中，PD节点电容因外界光强作用产生的光生电流而放电，节点电压下降，像素级比较器比较PD节点电压与Vref之间的关系，当它降低至Vref时，该比较器的输出Vout发生跳变，这一跳变信号控制像素级存储器进行一次“写”操作，保存当前全局计数器的数值。此时存储器中的数据即为该像素的积分时间tsig量化值，等价于像素从积分开始到其比较器输出翻转之间的时间间隔所形成的脉冲宽度，其值为：

tsig=(Vrst-Vref)·CPDIph---(1)]]>

其中，Iph为光生电流，CPD为PD节点电容。参考图3所示，tsig大小可表示像素光生电流值，且tsig与Iph成反比，例如在图3所示的例子中，两种光强下PD的光生电流分别为Iph1和Iph2，则根据（1）式对应的脉冲宽度分别为t1和t2，则