[发明专利]安全芯片及其攻击检测电路

权利要求书

1.一种用于安全芯片的攻击检测电路，其特征在于，该攻击检测电路包括：

采样网络，用于对电源和地上的电压毛刺进行采样滤波处理，且能将电源和地上的噪声信号、抖动与电压毛刺攻击加以区分；

检测电路，用于对所述采样网络输出的信号进行检测；

输出级，用于对所述检测电路的输出信号进行处理并输出检测结果。

2.如权利要求1所述的攻击检测电路，其特征在于，所述采样网络包括：

电阻R1，R2，R3，R4和电容C1，C2；

其中，所述电阻R3、所述电容C2与所述电阻R4串联连接，再与所述电容C1并联；所述电阻R1连接于电源与所述电容C1接近电源的一端之间；电阻R2连接于地与电容C1接近地的一端之间。

3.如权利要求2所述的攻击检测电路，其特征在于，所述采样网络中的所述电阻R1，R2，R3，R4和所述电容C1，C2，对电源和地上的噪声和电压毛刺进行滤波、采样，所述电阻R1与所述电容C1之间的节点VA和所述电阻R2与所述电容C1之间的节点VB的低通截至频率要高于，所述电阻R3与电容C2之间的节点VC和所述电阻R4与电容C2之间的节点VD的低通截至频率，确保有效的滤掉电源和地上的正常噪声信号、抖动。

4.如权利要求2或3所述的攻击检测电路，其特征在于，所述检测电路包括：

一个P型MOS管M1，一个N型MOS管M2，电阻R5、R6，一个反相器INV，一个缓冲器BUF，第一D触发器，第二D触发器；

其中，所述电阻R5的一端与所述MOS管M1的漏极、所述缓冲器BUF的输入端连接，所述电阻R5的另一端与地连接；所述电阻R6的一端与所述MOS管M2的漏极、所述反相器INV的输入端连接，所述电阻R6的另一端与电源连接；所述MOS管M1的源极与所述采样网络中所述电容C2接近电源的一端连接，栅极与所述采样网络中所述电容C1接近电源的一端连接；所述MOS管M2的源极与所述采样网络中所述电容C2接近地的一端连接，栅极与所述采样网络中所述电容C1接近地的一端连接；所述缓冲器BUF的输出端与所述第一D触发器的时钟输入端CK连接，所述反相器INV的输出端与所述第二D触发器的时钟输入端CK连接；所述第一D触发器及所述第二D触发器的数据输入端D与所述MOS管M1的源极连接，复位端RN与使能信号EN连接。

5.如权利要求1所述的攻击检测电路，其特征在于，所述输出级包括或门，所述或门的一个输入端VG与所述检测电路中所述第一D触发器的正向数据输出端连接，所述或门的另一个输入端VH与所述检测电路中所述第二D触发器的正向数据输出端连接，所述或门的输出端为所述检测电路的输出。

6.一种安全芯片，其特征在于包括如权利要求1至5中任意一项所述的攻击检测电路。