[发明专利]具有交织采样功能的数字示波器及其工作方法

说明书

技术领域

本发明涉及数字示波器技术领域，尤其涉及具有交织采样功能的数字示波器及其工作方法。

背景技术

数字示波器中，采样频率是最重要的指标之一，越来越高的采样频率是数字示波器的发展方向。ADC（Analog to Digital Converter，模数转换器）是数字示波器中的采样器件，它将模拟信号转换成数字信号，它的采样频率决定了数字示波器的采样频率。

由于工艺和器件发展的限制，单个ADC单元的采样频率还不能做的非常高，目前最高的单个ADC单元的采样频率也只不超过2GHz左右，为了实现高采样频率，往往需要使用多个ADC单元对同一个模拟信号进行采样，将多个ADC单元的采样时钟错开，组合在一起形成实现更高采样频率，这个过程即交织采样。

通过交织采样能够形成更高的采样频率，目前实现交织采样有两种方式，一种是ADC的制造厂商，直接将多个ADC单元集成到一片ADC 芯片里面，通过配置ADC芯片的寄存器，实现交织采样。这种方式的好处是单片集成，使用方便，不足是芯片功耗大，集成困难，使用者可选择的芯片少。另一种方式是，电路板设计上将多片ADC芯片对同一个模拟信号进行采样，提供合适的采样时钟和同步，实现交织采样，这种方式的好处是芯片使用者可以自己设计，比较灵活，实现需要的采样频率，缺点是，电路实现比较困难。

多ADC芯片交织的关键技术在于各个ADC芯片的时钟信号的产生以及ADC芯片数据的读取，针对不同类型的ADC芯片，交织的方法也不同。

图1为现有技术提供的一种针对逐次逼近和双积分类型ADC芯片的交织方案的示意图。如图1所示，该方案中的数字示波器包括时钟源、多个分立的ADC 芯片、相位控制电路和采样值复用电路。其中时钟源用于产生采样时钟，频率为f，并将采样时钟传送至相位控制电路，相位控制电路在采样时钟的控制下，按照不同的相位间隔输出多个采样时钟，控制多个ADC芯片进行采样。多个分立的ADC芯片，在相位控制电路的控制下，对输入信号进行采样，并分别将采样数据送至采样值复用电路，采样值复用电路接收多个ADC 芯片的采样数据，并按照相位先后顺序排序并输出。

图1中，ADC芯片以2的幂次采样时，如需得到采样时刻2ⁿ倍的采样频率，则需要2ⁿ个ADC芯片，相位间隔为360°/2ⁿ。相位控制电路在采样时钟f控制下，输出2ⁿ个不同相位的采样时钟，频率和f相同，图2为现有技术中一种相位控制电路的示意图。图2中的相位控制电路为一个典型的锁相环结构，包括n倍分频器、鉴相器、电荷泵、环路滤波器、VCO（Voltage Controlled Oscillator，压控振荡器）、m倍分频器。其中鉴相器、电荷泵、环路滤波器、VCO、m倍分频器构成了锁相环结构。先将采样时钟Fin分频，然后输入锁相环，锁相环输出和输入采样时钟Fin同相的采样时钟，经过输出级的0度和180度单元，输出两个相位相差180°的采样时钟，0度单元一般使用缓冲器可以实现，180度单元一般使用非门可以实现。图1中2ⁿ个ADC芯片在不同相位且频率相同的采样时钟控制下，对同一模拟信号进行采样，这2ⁿ个ADC 芯片的采样数字信号都送到采样值复用电路，按照相位先后顺序排序，得到一个n倍采样频率的采样值序列。

然而，上述现有技术针对的是逐次逼近和双积分ADC芯片，其采样精度很高，但是采样频率很低，最高只有几MHz，无法适用于数字示波器对高速ADC芯片的使用，目前一般数字示波器使用的ADC 芯片，一般都在GHz以上。

现有技术的相位控制电路，输入时钟频率和输出时钟频率相同，现有技术没有给出一个好的相位控制电路的实现方式，电路中只是利用了0度和180度单元产生了两个相位相差180°的采样时钟，无法实现更多相位的采样时钟。

现有技术中的采样值复用电路输出一个n倍采样频率的采样值序列。如果采样频率很高时，比如GHz级别，n倍采样频率的序列，后面的数据处理单元接受比较困难。目前较快速的FPGA（Field－Programmable Gate Array，现场可编程门阵列）的IO（Input Output，输入输出）频率也小于1GHz。所以现有技术很难高实现高采样频率ADC芯片的交织采样，特别是采样频率1GHz以上的ADC芯片。

发明内容

本发明实施例提供一种具有交织采样功能的数字示波器，用以实现高速ADC芯片的交织采样，该数字示波器包括：