[发明专利]射频LDMOS器件及其制造方法

说明书

技术领域

本申请涉及一种半导体器件，特别是涉及一种应用于射频领域的LDMOS器件。 

背景技术

射频LDMOS（横向扩散MOS晶体管）器件是应用于射频基站和广播站的常用器件，其追求的性能指标包括高击穿电压、低导通电阻和低寄生电容等。 

请参阅图1i，这是一种现有的射频LDMOS器件。以n型射频LDMOS器件为例，在p型重掺杂衬底1上具有p型轻掺杂外延层2。在外延层2中具有依次侧面接触的n型重掺杂源区8、p型沟道掺杂区7和n型漂移区3。在漂移区3中具有n型重掺杂漏区9。在沟道掺杂区7和漂移区3之上依次具有栅氧化层4和多晶硅栅极5。所述多晶硅栅极5的掺杂浓度均匀。在多晶硅栅极5的正上方、以及部分漂移区3的正上方具有氧化硅10。在部分氧化硅10的上方具有栅掩蔽层（G-shield）11。栅掩蔽层11至少要相隔氧化硅10而在部分的漂移区3的上方。下沉结构12从源区8表面向下穿透源区8、外延层2，并抵达到衬底1之中。 

这种现有的射频LDMOS器件中，所述栅掩蔽层11是金属或n型重掺杂多晶硅，其RESURF（Reduced SURfsce Field，减小表面电场）效应能够有效地增加器件的击穿电压，同时有效地降低栅极和漏极之间的寄生电容。这样便可以适当增加漂移区3的掺杂浓度从而降低器件的导通电阻。 

但漂移区3的掺杂浓度较高会带来器件的可靠性问题，特别是热载流子效应问题。主要原因是当漏端9加高压时，漂移区3的横向电场较强；多晶硅栅极5下方的漂移区3的掺杂浓度较高，因而横向电场更强，从而带来严重的热载流子注入效应。 

为了改善热载流子注入效应，一种做法是增加栅氧化层4的厚度，可是这样会带来器件导通电阻的增大。另一种做法是降低漂移区3的掺杂浓度，可是这样也会带来器件导通电阻的增大。再一种做法是采用阶梯形的栅氧化层4，使得栅氧化层4靠近漏端9一侧的厚度＞靠近源端8一侧的厚度。这虽然可以基本保持器件的导通电阻不变，但增加了工艺的复杂性。 

发明内容

本申请所要解决的技术问题是提供一种射频LDMOS器件，既能降低热载流子效应， 又不会增大导通电阻，还便于制造。为此，本申请还要提供所述射频LDMOS器件的制造方法。 

为解决上述技术问题，本申请射频LDMOS器件的栅极在源区和漏区之间；所述栅极分为靠近源区的第一部分和靠近漏区的第二部分，第一部分的掺杂浓度比第二部分的掺杂浓度大一个数量级以上。 

所述射频LDMOS器件的制造方法为：先对整个栅极进行离子注入，再以光刻工艺用光刻胶覆盖栅极的第二部分，而仅对栅极的第一部分进行离子注入以使该第一部分的掺杂浓度比第二部分的掺杂浓度大一个数量级以上。 

本申请射频LDMOS器件由于将栅极的掺杂浓度分为两段式，而具有如下优点： 

其一，靠近源端的栅极第一部分为重掺杂，因而可以最大限度地抑制多晶硅的耗尽。 

其二，靠近漏端的栅极第二部分为中掺杂，可以实现在多晶硅栅极上施加反向偏压时产生一定量的多晶硅的耗尽，使得漏端的等效栅氧厚度增大，有利于器件在正常偏置下沟道内电场强度减弱，从而缓解热载流子效应。 

附图说明

图1a～图1i是本申请射频LDMOS器件的制造方法一的各步骤示意图； 

图2a～图2c是本申请射频LDMOS器件的制造方法二的部分步骤示意图； 

图3a是本申请的多晶硅栅极在源区到漏区方向上的掺杂浓度分布示意图； 

图3b是本申请的多晶硅栅极的两部分的耗尽区宽度示意图。 

图中附图标记说明： 

1为衬底；2为外延层；3为漂移区；4为栅氧化层；5为多晶硅栅极；51为多晶硅栅极的第一部分；52为多晶硅栅极的第二部分；6为光刻胶；7为沟道掺杂区；8为源区；9为漏区；10为氧化硅；11为栅掩蔽层；12为下沉结构。 

具体实施方式