[发明专利]IGBT及其元胞结构、以及IGBT的形成方法

说明书

技术领域

本发明涉及半导体器件制造技术领域，尤其涉及一种IGBT及其元胞结构、以及IGBT的形成方法。

背景技术

绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，简称IGBT）是由双极型三极管（BJT）和绝缘栅型场效应管（MOSFET）组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和电力晶体管（即巨型晶体管，简称GTR）的低导通压降两方面的优点，由于IGBT具有驱动功率小而饱和压降低的优点，目前IGBT作为一种新型的电力电子器件被广泛应用到各个领域。

IGBT在纵向结构上主要包括非穿通型IGBT（简称NPT-IGBT）和穿通型IGBT（简称PT-IGBT）。其中，非穿通型IGBT具有制作工艺简单，生产成本低，较好的安全电压特性、具有正温度系数的导通电压和开关损耗低等优点。但是，其导通损耗较大。而相较于非穿通型IGBT，穿通型IGBT具有较低的导通损耗，但是其开关损耗较大。

由于所述IGBT在具体应用时存在开关和导通两种状态，而开关损耗与导通损耗之间存在着此消彼长的关系，导致现有技术中的IGBT或者开关损耗较小，导通损耗较大，或者导通损耗较小，开关损耗较大，即现有技术中IGBT的开关损耗与导通损耗之间的折中关系较差。

发明内容

为解决上述技术问题，本发明实施例提供了一种IGBT及其元胞结构，和IGBT的形成方法。本发明所提供的IGBT，具有良好的开关损耗与导通损耗之间的折中关系，提高了IGBT的整体性能。

为解决上述问题，本发明实施例提供了如下技术方案：

一种IGBT元胞结构，包括：第一漂移区和位于所述第一漂移区下表面的第二漂移区，所述第一漂移区与所述第二漂移区的掺杂类型和浓度均相同；至少一个位于所述第一漂移区和第二漂移区之间的掺杂区，所述掺杂区的掺杂类型与所述第二漂移区的掺杂类型相同，且所述掺杂区的掺杂浓度大于所述第二漂移区的掺杂浓度；位于所述第二漂移区背离所述掺杂区一侧的集电区，所述集电区的掺杂类型与所述第二漂移区的掺杂类型相反。

优选的，所述掺杂区的个数至少为两个时，相邻的掺杂区间隔分布。

优选的，所述掺杂区的掺杂离子为砷离子或锑离子。

优选的，所述掺杂区掺杂浓度范围为5*10¹⁵cm^-3-9*10¹⁷cm^-3，包括端点值。

优选的，所述掺杂区的个数范围为2-4，包括端点值。

优选的，所述掺杂区均匀分布。

优选的，相邻掺杂区之间的间距为所述掺杂区宽度的1-3倍。

优选的，所述掺杂区的深度范围为3μm-8μm，包括端点值。

优选的，所述掺杂区与所述集电区的间距范围为4μm-9μm，包括端点值。

一种IGBT，包括至少一个上述任一项中所述的元胞结构。

一种IGBT的形成方法，包括：提供第一半导体衬底，所述第一半导体衬底包括第一漂移区；在所述第一半导体衬底的下表面内形成至少一个掺杂区，所述掺杂区的掺杂类型与所述第一漂移区的掺杂类型相同，且所述掺杂区的掺杂浓度大于所述第一漂移区的掺杂浓度；在所述第一半导体衬底下表面形成第二半导体衬底，所述第二半导体衬底与所述第一半导体衬底的掺杂类型和浓度均相同，且所述第二半导体衬底包括第二漂移区，所述第二漂移区完全覆盖所述第一漂移区和所述掺杂区；在所述第二半导体衬底下表面内形成集电区。

优选的，在所述第一半导体衬底的下表面内形成至少一个掺杂区包括：在所述第一半导体下表面内形成氧化层；在所述氧化层内形成刻蚀窗口，所述刻蚀窗口与所述第一半导体衬底内待形成掺杂区的位置相对应；以具有刻蚀窗口的氧化层为掩膜，在所述第一半导体衬底内形成至少一个掺杂区。

优选的，所述掺杂区的形成工艺为离子注入或热淀积。

优选的，所述掺杂区的形成工艺为离子注入时，掺杂离子的注入能量小于40keV。

优选的，所述第二半导体衬底的形成工艺为外延。

优选的，所述第二半导体衬底的厚度范围为5μm-10μm，包括端点值。

与现有技术相比，上述技术方案具有以下优点：