[发明专利]FinFET及其制造方法

说明书

技术领域

本发明涉及半导体技术，更具体地，涉及FinFET及其制造方法。

背景技术

随着平面型半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了立体型半导体器件如FinFET(鳍片场效应晶体管)。FinFET包括用于形成沟道区的半导体鳍片和至少覆盖半导体鳍片的一个侧壁的栅堆叠。栅堆叠与半导体鳍片相交，并包括栅极导体和栅极电介质。栅极电介质将栅极导体和半导体鳍片之间隔开。FinFET可以具有双栅、三栅或环栅配置，而且半导体鳍片的宽度(即厚度)小，因此FinFET可以改善栅极导体对沟道区的载流子的控制以及抑制短沟道效应。传统的制造栅堆叠的工艺包括沉积电介质层和导体层，然后光刻形成栅堆叠的图案。然而，随着器件尺寸的缩小，在半导体鳍片的长度方向上形成小尺寸(即栅长)的栅极越来越困难。

因此，仍然期望提供制造小栅极尺寸的半导体器件的方法。

发明内容

本发明的目的是提供具有减小的栅极尺寸的FinFET及其制造方法。

根据本发明的一方面，提供一种制造FinFET的方法，包括：形成半导体鳍片，该半导体鳍片具有梯形的横截面形状；形成源区和漏区中的一个；形成牺牲侧墙；以牺牲侧墙作为掩模，形成源区和漏区中的另一个；去除牺牲侧墙；以及采用栅堆叠替代牺牲侧墙，该栅堆叠包括栅极导体和栅极电介质，栅极电介质将栅极导体与半导体鳍片隔开。

根据本发明的另一方面，提供一种FinFET，包括：半导体鳍片，该半导体鳍片具有梯形的横截面形状；位于半导体鳍片中的源区和漏区；位于源区和漏区中的一个之上的掩蔽层，掩蔽层具有面对源区和漏区中的另一个的侧壁；以及位于源区和漏区之间的栅堆叠，栅堆叠栅极电介质和栅极导体，其中栅极电介质将栅极导体与半导体鳍片隔开。

本发明利用牺牲侧墙形成栅堆叠，从而可以比常规的FinFET的栅长小很多。半导体鳍片具有梯形的横截面形状，可以形成厚度减小的牺牲侧墙，从而减轻用于形成牺牲侧墙的蚀刻对半导体鳍片的不利影响。并且，以牺牲侧墙作为掩模，形成源区和漏区中的另一个，相应地可以实现栅堆叠与源区和漏区的大致对准。本发明可以减少掩模的使用以及对复杂的光刻工艺的需求，从而降低制造成本。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1至10说明根据本发明的实施例制造FinFET的方法的流程图；以及

图11示出根据本发明的实施例的FinFET的透视图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。

在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。