[发明专利]晶体管及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种晶体管及其制造方法。

背景技术

随着半导体技术领域的发展，对晶体管的性能提出了越来越高的要求。为了实现超高频、超高速的晶体管，现有技术发展了高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)技术，通过提高电子迁移率来减短信号传输的延迟时间，进而实现晶体管的超高频、超高速的性能。

在公开号为US2010084687A1的美国专利申请中公开了一种HEMT，参考图1，示出了所述美国专利申请的HEMT的结构示意图。所述HEMT包括：蓝宝石衬底202；位于所述蓝宝石衬底202上的氮化镓(GaN)层204；位于所述GaN层204上的氮化铝镓(AlGaN)层216，所述AlGaN层216为势垒层；位于所述AlGaN层216上的栅极210，以及位于栅极210两侧AlGaN层216上的源极208、漏极212。所述GaN层204与AlGaN层216构成调制掺杂异质结，所述GaN层204与AlGaN层216之间可形成二维电子气(Two-dimensional electron gas，2-DEG)，通过控制栅极电压Vg可以控制所述2-DEG的面密度，进而控制晶体管的工作电流。由于二维电子气不受电离杂质离子散射的影响，因而具有较高的电子迁移率。

如图1所示，在所述美国专利申请中在位于栅极210下方的GaN层204中设置了氟离子206，用于局部抬高GaN层204的势垒来抑制晶体管的击穿问题。

然而，所述美国专利申请公开的技术方案仍不能满足日趋发展的半导体技术对晶体管电子迁移率的需求。

发明内容

本发明解决的技术问题是提供一种晶体管及其制造方法，提高晶体管的电子迁移率。

为了解决上述问题，本发明提供了一种晶体管的制造方法，包括：在基底上依次形成量子阱层、势垒层；图形化所述势垒层、量子阱层形成隔离区；填充所述隔离区形成隔离结构，所述隔离结构用于隔离不同的晶体管区域；图形化晶体管区域的势垒层、量子阱层，保留对应栅极区域的势垒层、量子阱层，去除对应源极区域、漏极区域的势垒层、量子阱层，从而形成沟槽；向沟槽中填充掺杂的半导体材料，以形成源极和漏极；在栅极区域的量子阱层上形成栅极结构。

可选地，在基底上形成量子阱层之前还包括：在基底上形成一导热绝缘缓冲层。

相应地，本发明还提供一种晶体管，包括：基底，所述基底上形成有用于隔离不同晶体管区域的隔离结构；晶体管区域包括依次位于基底上的量子阱层、势垒层；位于所述势垒层上的栅极结构；位于所述栅极结构两侧基底上且与量子阱层、势垒层相接触的源极和漏极。

与现有技术相比，本发明在所述晶体管中设置势垒层以及与所述势垒层相接触的量子阱层，所述量子阱层对电子具有较强的量子限制作用，从而可以将势垒层与量子阱层交界处形成的二维电子气中的电子很好地限制在量子阱层中，进而提高了晶体管的电子迁移率。

可选技术方案中，设置导热绝缘缓冲层，可将晶体管在工作过程中产生的热量及时导出，从而降低晶体管的温度，进而提高晶体管的工作稳定性。

附图说明

图1为现有技术中的一种高电子迁移率晶体管的示意图；

图2至图10是本发明晶体管制造方法一实施例的流程示意图。

具体实施方式

为了解决现有技术的问题，发明人提供一种晶体管及其制造方法，在所述晶体管中设置势垒层以及与所述势垒层相接触的量子阱层，势垒层与所述量子阱层具有较大的禁带宽度差，可以形成二维电子气，此外，所述量子阱层对电子具有较强的量子限制作用，从而可以将二维电子气中的电子很好地限制在量子阱层中，进而提高了晶体管的电子迁移率。

本发明晶体管的制造方法的第一实施方式大致包括以下步骤：

步骤S1，在基底上依次形成量子阱层、势垒层；

步骤S2，图形化所述势垒层、量子阱层形成隔离区；

步骤S3，填充所述隔离区形成隔离结构，所述隔离结构用于隔离不同的晶体管区域；

步骤S4，图形化所述晶体管区域的势垒层、量子阱层，保留对应栅极区域的势垒层、量子阱层，去除对应源极区域、漏极区域的势垒层、量子阱层，从而形成沟槽；

步骤S5，向沟槽中填充掺杂的半导体材料，以形成源极和漏极；

步骤S6，在栅极区域的量子阱层上形成栅极结构。

下面结合附图和具体实施例对本发明技术方案做详细说明。