[发明专利]肖特基二极管

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种肖特基二极管。

背景技术

传统的PN结二级管是在一块单晶半导体中，一部分掺有受主杂质是P型半导体，另一部分掺有施主杂质是N型半导体，P型半导体和N型半导体的交界面附近的过渡区称为PN结，在其界面处两侧形成空间电荷层，并建有自建电场。当不存在外加电压时，由于PN结两边载流子浓度差引起的扩散电流和自建电场引起的漂移电流相等而处于电平衡状态；当外界有正向电压偏置时，外界电场和自建电场的互相抑消作用使载流子的扩散电流增加引起了正向电流。

目前，高压二极管器件主要是由PN结或者是肖特基金属半导体接触制成。。其中，肖特基二极管虽然能提供比较小的导通电阻，但其耐高压能力有限，不能提供较高的反向偏压。一般应用中高电压二极管一般采用PN结型二极管，其缺点是反偏电压越大，所需要的耐击穿耗尽层宽度就要越宽，耗尽层宽度越宽会导致器件正向开启时的电阻越大，影响器件的整体性能。

发明内容

本发明要解决的技术问题是提供一种能耐受高反偏电压的肖特基二极管，在深沟槽中填充的二氧化硅层厚度大于1000埃时能耐受80V以上的高压。

为解决上述技术问题，本发明的肖特基二极管包括：N型衬底上的N型外延，N型外延中的深沟槽，深沟槽中具有二氧化硅层，深沟槽中的二氧化硅层内侧具有多晶硅区，在深沟槽之间的N型外延上方具有肖特基接触区，肖特基接触区上具有金属层，多晶硅区与所述金属层通过金属线连接，其中，所述二氧化硅层的厚度大于1000埃。

随着二氧化硅层厚度的增加本发明的耐压能力随之增强，二氧化硅层厚度与本发明的耐压能力按1000：80的比例增加。

所述深沟槽的深度大于4um时，本发明每1um的深沟槽能提供15V-20V的耐压能力，本发明耐压能力能随深沟槽深度的增加而增强。

所述金属层是金属钛。

本发明金属层作为肖特基二极管的阳极，N型衬底作为肖特基二极管的阴极。

传统的肖特基二极管的反向耐压是由PN结的反偏来提供保护的，而PN结反偏提供的耐高压能力和P区和N区的电阻直接相关。为了得到高的耐高压结构，N区就不好选用过低的外延，进而导致二极管在开启时的开启电阻增加。所以传统的肖特基二极管的耐反向击穿的能力由于要考虑正向功率的损耗，不能选用电阻率过高的N型外延，所以市上的肖特基二极管的反向耐高压大都在100v以下。

本发明的肖特基二极管由于结合了深槽反偏耗尽结构，能在保证低导通功耗的基础上提供高反向耐压能力，随着深沟槽中填充的二氧化硅层和多晶硅区厚度的增加其耐压能力也随之提高，当深沟槽中二氧化硅层的厚度大于1000埃时能耐受80V以上的高压。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明肖特基二极管的结构示意图。

附图标记说明

1是N型衬底

2是N型外延

3是深沟槽

4是二氧化硅层

5是多晶硅区

6是肖特基接触区

7是金属层

8是金属线

具体实施方式

如图1所示，本发明的肖特基二极管，包括：N型衬底1上的N型外延2，N型外延2中的深沟槽3，深沟槽3中具有二氧化硅层4，深沟槽3中的二氧化硅层4内侧具有多晶硅区5，在深沟槽3之间的N型外延2上方具有肖特基接触区6，肖特基接触区6上具有金属层7，多晶硅区5与所述金属层7通过金属线8连接，其中，所述二氧化硅层4的厚度大于1000埃，所述深沟槽3的深度大于4um，所述金属层是金属钛。

随着二氧化硅层厚度4的增加本发明的耐压能力随之增强，二氧化硅层厚度与本发明的耐压能力按1000：80的比例增加。

所述深沟槽3的深度大于4um时，本发明每1um的深沟槽能提供15V-20V的耐压能力，本发明耐压能力能随深沟槽深度的增加而增强。

当二氧化硅层5的厚度大于1250埃时，本发明的肖特基二极管能耐受100V的高压；

当二氧化硅层5的厚度大于1500埃时，本发明的肖特基二极管能耐受120V的高压；

当深沟槽3的深度为4um时，本发明的肖特基二极管能耐受60V-80V的高压；

当深沟槽3的深度为6um时，本发明的肖特基二极管能耐受90V-120V的高压；

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。