[发明专利]一种FPGA/DSP嵌入式系统的程序更新方法

说明书

技术领域

本发明涉及一种FPGA/DSP架构的嵌入式系统的程序更新方法，属于FPGA/DSP架构的嵌入式系统的软硬件设计技术领域。

背景技术

FPGA/DSP架构的嵌入式系统作为一种典型的嵌入式系统，具有较强的逻辑控制能力和计算能力，在军事、医疗、工业等诸多场合下都有应用。通常，FPGA作为系统控制核心，控制外围数据的采集，处理以及实现各种通信协议，DSP为系统的计算核心，负责实现系统的核心算法，其通过EMIF和FPGA进行数据传递。

通常，FPGA的硬件配置数据和DSP的应用程序数据都可通过JTAG接口烧写到外部FLASH芯片中，但是，有些特定场合的产品在装配生产完毕后，JTAG接口对用户是不可见的，此时只能借助产品固有的通信接口来完成这两部分程序数据的更新。另外，一般的并行FLASH芯片，体积偏大，而且地址线和数据线占据较多的PCB布局布线资源，因此，这种FPGA/DSP+FLASH结构的嵌入式系统不太适合一些对体积要求比较严格的应用场合。

发明内容

本发明所解决的问题是：针对传统的FPGA/DSP+FLASH架构的嵌入式系统不足，提出一种FPGA/DSP+EPCS架构的嵌入式硬件平台，并给出FPGA硬件配置数据和DSP应用程序数据的更新方法。

本发明的技术解决方案是：

一种FPGA/DSP嵌入式系统的程序更新方法，所述FPGA/DSP嵌入式系统包括FPGA芯片、DSP芯片和EPCS芯片，

所述程序更新方法步骤如下：

(1)将所述FPGA芯片设置为主动配置模式，并使能远程配置功能；

(2)在FPGA芯片中实现NIOS II嵌入式软核处理器系统；

(3)所述FPGA/DSP嵌入式系统上电之后，FPGA芯片通过主动配置模式完成自身配置，所述NIOS II嵌入式软核处理器系统开始运行，等待接收上位机发送的程序更新指令；

(4)如果所述NIOS II嵌入式软核处理器系统没有收到程序更新指令，NIOS II嵌入式软核处理器系统完成正常系统启动；如果收到程序更新指令，则NIOS II嵌入式软核处理器系统与上位机建立通信，将更新的用户FPGA配置数据或者是DSP芯片应用程序数据写入EPCS芯片，即完成了FPGA/DSP嵌入式系统的程序更新。

所述NIOS II嵌入式软核处理器系统与上位机建立通信可以通过RS232接口、USB接口或者以太网接口进行。

所述步骤(4)中NIOS II嵌入式软核处理器系统完成正常系统启动通过如下步骤进行：

(2.1)设置DSP为从SPI启动模式，

(2.2)所述NIOS II嵌入式软核处理器系统通过S PI接口与DSP芯片建立通信；

(2.3)NIOS II嵌入式软核处理器系统读取EPCS芯片中原有的DSP应用程序数据并且写入DSP芯片的RAM中，之后控制DSP芯片启动；

(2.4)DSP芯片启动之后，NIOS II嵌入式软核处理器系统发起FPGA芯片重新配置命令，FPGA芯片通过EPCS芯片中原有的用户FPGA配置数据完成第二次配置，即NIOS II嵌入式软核处理器系统完成正常系统启动。

本发明与现有技术相比的有益效果是：

相对于传统FPGA/DSP+FLASH架构的嵌入式硬件平台，发明用FPGA专用串行配置芯片EPCS芯片代替并行FLASH芯片，串行配置芯片EPCS相比并行FLASH芯片，体积小，引脚数量少，降低了板级PCB布线时的复杂度和产品的体积。发明充分运用FPGA的重配置特性，通过嵌入式软核处理器NIOS II完成FPGA硬件配置数据和DSP应用程序数据的更新，解决了FPGA/DSP架构的嵌入式系统只能靠JTAG接口完成程序更新的局限性。

附图说明

图1为系统硬件结构框图

图2为EPCS中的程序地址分配图

图3为NIOS II程序流程图

图4为NIOS II与上位机的通信流程图

图5为本发明方法流程图

具体实施方式

下面结合附图对本发明的具体实施方式进行进一步的详细描述。