[发明专利]一种确定上行链路和下行链路的延时差的方法、装置和设备有效
申请号: | 201210507362.0 | 申请日: | 2012-11-30 |
公开(公告)号: | CN103857029B | 公开(公告)日: | 2017-04-05 |
发明(设计)人: | 张辉;周代彬;丁思维 | 申请(专利权)人: | 上海贝尔股份有限公司 |
主分类号: | H04W56/00 | 分类号: | H04W56/00 |
代理公司: | 北京汉昊知识产权代理事务所(普通合伙)11370 | 代理人: | 罗朋 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 确定 上行 下行 延时 方法 装置 设备 | ||
技术领域
本发明涉及通信技术领域,尤其涉及一种用于确定时钟同步系统中的主设备与从设备之间的上行链路和下行链路的延时差信息的方法、装置和设备。
背景技术
在无线通信领域的时钟同步系统中,多采用GPS作为时钟源。然而,GPS较难安装、较为昂贵并且安全性较弱。因此,成本较低且更容易维护的精确时钟同步协议(PTP,Precision Time Protocol)技术,能够作为一种更好的时钟源。
然而,在PTP的实现中,网络延时的变化会达到几微秒,但时钟同步要求系统中的主设备和从设备之间的时钟相位差小于几百纳秒。因此,现有技术中需要在主设备和从设备之间进行同步调整,来提高主设备和从设备之间的同步程度。
然而,主设备和从设备之间的上行链路和下行链路发送消息的延时往往是不同的,这降低了主设备和从设备之间的同步调整的准确度。
发明内容
本发明能够提供一种用于计算及补偿时钟同步系统中的主设备与从设备之间的上行链路和下行链路的延时差信息的方法、装置和设备。
根据本发明的一个方面,提供一种用于确定时钟同步系统中的主设备与从设备之间的上行链路与下行链路的延时差信息的方法,其中,该方法包括以下步骤:
a获取第一事件消息两次从所述主设备发出时的第一时间差信息,所述从设备两次接收到来自所述主设备的所述第一事件消息时的第二时间差信息,第二事件消息两次从所述从设备发出时的第三时间差信息,以及,所述主设备两次接收到来自所述从设备的所述第二事件消息时的第四时间差信息;
b根据所有的所述时间差信息,确定所述主设备与所述从设备之间的上行链路与下行链路的所述延时差信息。
根据本发明的另一个方面,还提供了一种用于确定时钟同步系统中的主设备与从设备之间的上行链路与下行链路的延时差信息的装置,其中,该装置包括:
第一获取装置,用于获取第一事件消息两次从所述主设备发出时的第一时间差信息,所述从设备两次接收到来自所述主设备的所述第一事件消息时的第二时间差信息,第二事件消息两次从所述从设备发出时的第三时间差信息,以及,所述主设备两次接收到来自所述从设备的所述第二事件消息时的第四时间差信息;
确定装置,用于根据所有的所述时间差信息,确定所述主设备与所述从设备之间的上行链路与下行链路的所述延时差信息。
与现有技术相比,本发明具有以下优点:1)对于现有技术中无法获知的上行链路和下行链路的延时差信息,本实施例能够通过多次接收/发送第一事件消息和第二事件消息的时间差信息,来获得该延时差信息;2)通过采用累积延时差信息来补偿时间偏移量,使得主设备与从设备之间的时间更为同步。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为本发明一个优选实施例的确定时钟同步系统中的主设备与从设备之间的上行链路和下行链路的延时差信息的方法流程图;
图2为本发明一个优选实施例的在主设备和从设备之间发送和接收第一事件消息和第二事件消息的示意图;
图3为本发明一个优选实施例的确定时钟同步系统中的主设备与从设备之间的上行链路和下行链路的延时差信息并用于时间偏移量补偿的方法流程图;
图4为未滤波的延时差信息随时间的变化示意图;
图5为滤波后的延时差信息随时间的变化示意图;
图6为本发明一个优选实施例的确定时钟同步系统中的主设备与从设备之间的上行链路和下行链路的延时差信息的装置的结构示意图;
图7为本发明一个优选实施例的确定时钟同步系统中的主设备与从设备之间的上行链路和下行链路的延时差信息并用于时间偏移量补偿的装置的结构示意图;
图8为本发明一个优选实施例的设备结构示意图。
附图中相同或相似的附图标记代表相同或相似的部件。
具体实施方式
下面结合附图对本发明作进一步详细描述。
图1为本发明一个优选实施例的确定时钟同步系统中的主设备与从设备之间的上行链路和下行链路的延时差信息的方法流程图。本实施例中的主设备与从设备包括任何能够适用于时钟同步系统的设备;例如,采用了时钟同步方案的网络设备,如基站等;又例如,包含采用了时钟同步方案的芯片的设备等。优选地,所述时钟同步系统为PTP时钟同步系统。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海贝尔股份有限公司,未经上海贝尔股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210507362.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:精子芯片
- 下一篇:一种碳化硅晶片腐蚀的方法和装置