[发明专利]一种基于CRIO平台的高精度对时同步方法

说明书

技术领域

本发明涉及一种基于CRIO平台的高精度对时同步方法。

背景技术

NI公司的CompactRIO是一款可重新配置的嵌入式控制和采集系统，其具有坚固的硬件架构，此外，其通过NI LabVIEW图形化编程工具接受编程，并用于各类嵌入式控制和监测程序。正是因为良好的抗干扰能力、坚固的结构和稳定的性能，CompactRIO平台被广泛地应用于工程测控领域。

然而在采用CRIO平台实现信号高精度定时采集时也会遇到同样的问题，即内部晶振不能提供高精度的定时功能。在NI 911X系列机箱中FPGA的晶振的精度均为±100PPM，即每百万个步长内误差个数为100个以内，那么当采用40MHZ的晶振时，一秒钟内频率的误差最大可以达到4000个步长、即100微秒。这样的误差率显然不能满足对信号的高精度高速多通道定时采集要求。

为了实现信号高精度的定时采集，由一个高精度的晶振产生的触发信号并不能够满足工程上的需求，因为随着时间的累积，误差还是会被放大，影响测量精度，所以通常还需要一个标准的时钟源对晶振产生的时钟进行校准。一般的做法是使用GPS接收机发出的1pps脉冲信号作为对时信号，采用插值算法维护本地时钟。

为了验证晶振的精度，在NI CompactRIO平台上做了大量的实验，通过对实验数据的统计分析得出晶振的误差程度。实验中，采用GPS接收机作为标准时钟源，对时钟源发出的IRIG-B码解析得到的秒脉冲，再对40MHZ的晶振周期进行计数，在1秒间隔到时，计算晶振周期计数值与40M的差值，便得到晶振每秒钟的误差。多组实验结果如图1所示。

图1的两张图分别是在不同时间段内的实验统计图，从图中可以看出误差的主要集中在30个步长左右，在50到100步长内也有涉及。因此，在采用晶振频率触发采样时需要进行相关补偿，否则将会导致工程上信号采集的精度偏差。

较简单的补偿方法为采用插值法，可以对晶振的时钟进行固定补偿。该方法核心思想为对每秒内晶振计数值进行固定补偿，将一秒内的总步长数均分为30个段，然后在每个步长计数段内插入一个步长，这样保证总的步长数和预定值相等，在采样时可以按照晶振时钟进行相关定时触发，从而较准确的采集信号。

采用此方法进行补偿后，再进行相关实验验证，将算法加入实验中，对实验结果进行相关统计，结果如图2所示。

在图2中，可以看出该方法可以较好地纠正晶振频率的误差情况，在统计图中可明显观察到大部分误差值位于0～10区间内。然而仍有少部分误差值落在20～30区间内，由此可以看出该误差补偿算法还有欠缺。

同时在图1中不难看出晶振频率的误差具有一定的随机性，虽然大部分的误差值落在了20～40的区间内，但还有部分落在了50～100的区间内。在这种误差的情况中仍以固定值补偿时，并不能较好的缩小误差。

发明内容

本发明的目的在于解决NI CRIO平台内部晶振（背板FPGA晶振）精度不高的情况下保证多通道并行高速同步采集的时间精度的技术问题。

为解决上述技术问题，发明人采用了如下的技术方案：一种基于CRIO平台的高精度对时同步方法，包括如下步骤：

高精度对时模块接收由GPS接收机发出的IRIG-B编码信号，并对IRIG-B编码信号进行处理，获得10ms脉冲信号， CRIO平台获取10ms脉冲信号，然后CRIO平台利用10ms脉冲信号对CRIO平台内部晶振频率的计数值进行校正，最后CRIO平台利用校正后的计数值触发采样，高精度对时同步方法的整体结构图如图3所示。

校正的具体步骤为：

第一步，设置两个晶振周期计数值，这两个计数值同时按CRIO平台内部晶振的周期进行计数，其中一个晶振周期计数值称为10ms晶振计数值，另一个晶振周期计数值称为1s晶振计数值。

第二步，使用10ms脉冲信号对10ms晶振计数值校零，并求得相应的误差值                                                ；

设CRIO平台内部晶振理论频率为，则对应10ms脉冲信号的时间，在=10ms时有：

                                      (1)

而实际获得的CRIO平台内部晶振频率为，则对应10ms脉冲信号的时间，在=10ms时有：

                                      (2)

由公式(1)-(2)，可得：